Procesor arhitekture RISC-V prilagođen za implementaciju u programabilnoj logici

završni rad

• Naslov (engleski): RISC-V Processor Customized for Programmable Logic Implementation
• Autor: Mihael Kovač
• Mentor: Josip Knezović (mentor)
• Član povjerenstva: Josip Knezović (predsjednik povjerenstva)
• Član povjerenstva: Daniel Hofman (član povjerenstva)
• Član povjerenstva: Branimir Pervan (član povjerenstva)
• Ustanova koja je dodijelila akademski / stručni stupanj: Sveučilište u Zagrebu; Fakultet elektrotehnike i računarstva; Zagreb
• Datum i država obrane: 2019-07-12, Hrvatska
• Znanstveno / umjetničko područje, polje i grana: TEHNIČKE ZNANOSTI; Računarstvo

Sažetak

Zbog svoje modularnosti, RISC-V, bez licenca i bez naknada skup instrukcija, može služiti za dizajniranje i implementaciju bilo kakvih računalnih sustava, od mikročipova do superračunala. To je stabilan skup instrukcija koji je dizajniran za specijalizaciju i ekstenzibilnost. Zbog toga, simulacija RISC-V jezgre, memorije i okruženja izvršenja, može nam služiti za testiranje isplativosti raznih korisničkih modula prije same implementacije.
Dok nam simulacija korištenjem programskog jezika kao što je C++, može prikazati način rada jezgre, implementacija u programibilnoj logici na FPGA ploćici može nam približiti samu hardversku implementaciju.

Sažetak (engleski)

Because of it's modularity, the licence-free, royalty-free RISC-V instruction set arhitecture,
can be used in the design and implementation of any computer system from microchips to supercomputers. It is a stable ISA which is designed for extensibility and specialization. Therefore, a simulation of a RISC-V core, memory and an execution environment in which the core executes instructions can be used to test the profitability of custom, user-made modules before their actual implementation. While the a C++ simulation of a RISC-V core can give us insight into the workings of an actual core, the implementation in programmable logic for a FPGA board can bring us closer to the actual hardware implementation.

• Ključne riječi: RISC-V; ISA; Memorija; Register; C++; Simulacija; FPGA; Instrukcija; Procesor; Arhitektura; Jezgra
• Ključne riječi (engleski): RISC-V; ISA; Memory; Register; C++; Processor; Arhitecture; Core; FPGA; Instruction
• Jezik: engleski
• URN:NBN: urn:nbn:hr:168:627464
• Studijski program: Naziv: Računarstvo; Vrsta studija: sveučilišni; Stupanj studija: preddiplomski; Akademski / stručni naziv: sveučilišni/a prvostupnik/ prvostupnica (baccalaureus/baccalaurea) inženjer/inženjerka računarstva (univ.bacc.ing.comp.)
• Vrsta resursa: Tekst
• Način izrade datoteke: Izvorno digitalna
• Prava pristupa: Zatvoreni pristup
• Datum i vrijeme pohrane: 2020-01-07 19:17:11