Pages

Izvedba sabirničkog sučelja AXI-Lite za konfigurabilni filtar FIR
Izvedba sabirničkog sučelja AXI-Lite za konfigurabilni filtar FIR
Mihovil Dujmenović
Ovaj rad obrađuje implementaciju sustava koji omogućava promjenu konfiguracije filtra FIR, tokom rada, i teorijsku pozadinu filtara FIR. Filtri FIR se koriste u digitalnoj obradi signala i imaju široku primjenu. Njihova karakteristika je ostvarenje različitog ponašanja ovisno o konfiguraciji. Frakcionalni Hilbertovi transformatori su jedna moguća primjena filtara FIR koja pokazuje mogućnost filtriranja različitih frekvencijskih područja i faznog pomaka koji ovisni o faznom pomaku...
Izvedba sklopa za IPv4 usmjeravanje korištenjem programirljivih logičkih sklopova
Izvedba sklopa za IPv4 usmjeravanje korištenjem programirljivih logičkih sklopova
Filip Hrenić
U današnje vrijeme sve je veća potreba za mrežama koje pružaju visoku propusnost kod različitih primjena, a takvu funkcionalnost pružaju sklopovi s programirljivim poljem logičkih blokova čija brzina nadilazi sustave temeljene na procesorima opće namjene. Upravo takve karakteristike pruža visoko prilagodljiva platforma NetFPGA. U ovom je radu opisana implementacija jednostavnog sklopa za blokiranje izvorišne IP adrese koja može poslužiti kao osnova za izgradnju korisnijeg...
Izvedba sklopa za prospajanje Ethernet okvira korištenjem programirljivih logičkih sklopova
Izvedba sklopa za prospajanje Ethernet okvira korištenjem programirljivih logičkih sklopova
Zvonimir Medić
U sklopu rada istraženo je kako koristiti i proširiti referentni sklop za prospajanje Ethernet okvira na platformi NetFPGA. Napravljeno je proširenje koje ovisno o stanju registra na pločici promijeni izlazni port paketa neovisno o njegovoj MAC adresi kako bi se pokazala mogućnost manipulacije ulaznim paketima te rad s registrima na pločici.
Izvedba sklopovskog akceleratora za procesor RISC-V
Izvedba sklopovskog akceleratora za procesor RISC-V
Luka Macan
Tema ovog diplomskog rada je implementacija akceleratora za obradu slike za RISC-V procesor unutar heterogenog sustava. HERO platforma je odabrana za istraživanje i razvoj, s obzirom na to da već implementira heterogeni sustav na čipu (engl. Heterogeneous System on Chip (HESoC)) i posjeduje programsku podršku za njegovo programiranje. Za sklopovsko ubrzanje izabran je algoritam pretvorbe piksela iz RGB u Y'CbCr prostor boja. Navedeni algoritam implementiran je kao sklopovski procesni...
Izvedba sklopovskog vektorskog akceleratora za brojeve s pomičnim zarezom za procesor RISC-V
Izvedba sklopovskog vektorskog akceleratora za brojeve s pomičnim zarezom za procesor RISC-V
Tomislav Milković
Tema ovog diplomskog rada je izrada sklopovskog vektorskog akceleratora za obradu brojeva s pomičnim zarezom prema IEEE-754 standardu te njegova primjena u sustavu s RISC-V procesorom. Za sustav u koji će akcelerator biti integriran odabrana je HERO heterogena razvojna platforma zbog svoje prilagodljivosti i otvorenosti. U radu su istražena i opisana sučelja sklopovskih obradbenih jedinica (HWPE) za HERO platformu te sklopovlje i programska podrška HERO platforme. Opisana je sklopovska...
Izvedba središnjeg sustava za upravljanje socijalnom mrežom za starije osobe
Izvedba središnjeg sustava za upravljanje socijalnom mrežom za starije osobe
Sergej Hajdin
U radu je objašnjeno što je sve potrebno za izvedbu središnjeg sustava za upravljanje socijalnom mrežom za starije osobe. Izvedba središnjeg sustava zahtijeva izvedbu korisničkog sučelja, baze podataka korisnika i kontrolera koji upravlja sustavom. Kontroler je također zadužen za integraciju s drugim sustavima koji omogućavaju funkcionalnosti kao što su video komunikacija, razmjena poruka i pregled kalendara iz OpenEMR sustava. Sustav je razvijen koristeći popularni Spring...
Izvedba središnjeg sustava za upravljanje socijalnom mrežom za starije osobe
Izvedba središnjeg sustava za upravljanje socijalnom mrežom za starije osobe
Frano Krešimir Sinčić
Danas postoje mnoge društvene mreže, a cilj ovog projekta je izrada društvene mreže prilagodjene za korištenje starijim osobama na televiziji koristeći Android TV Box uredjaj. Uloga ovog diplomskog rada u tom projektu je izrada središnjeg sustava i korisničkog sučelja socijalne mreže za starije osobe. Središnji sustav je razvijen koristeći Spring radni okvir koji omogućava brz i jednostavan razvoj aplikacija jer sadrži module kao što su SpringBoot, Spring Data JPA, Spring web...
Izvedba sustava za obradu slike zasnovanog na procesoru RISC-V
Izvedba sustava za obradu slike zasnovanog na procesoru RISC-V
Ivan Kvesić
Izvođenje algoritama prelazi sa izvođenjem na jednoprocesorskim sustavu prema višeprocesorskim sustavima pa preko višejezgrenih procesora do procesora u grozdovima. Sustavi na čipu objedinjuje procesor sa efikasnim načinima obrade instrukcija i akceleratore čije je svojstvo mogućnost efikasnije obrade većeg skupa podataka u paraleli. Važnu ulogu u ukupnoj performansi sustava ima i odabir ISA-e, skupa instrukcija koja predstavlja poveznicu sklopovskog i programska dijela. Glavna...
Izvedba sustava za parkiranje automobila sa procesorom FRISC
Izvedba sustava za parkiranje automobila sa procesorom FRISC
Domagoj Gabrić
U ovom radu detaljno je analiziran rad i način izvedbe procesora FRISC u Xilinx programabilnom sklopovlju. Opisan je način implementacije univerzalnog AXI sučelja na FRISC procesor. Prikazan je način spajanja dinamičke DDR memorije na FRISC korištenjem AXI sučelja i integriranog DDR kontrolera. Izvedeno je sučelje prema video kameri korištenjem AXI protokola za spremanje podataka i upravljačke signale. Video kamera povezana je s ekranom korištenjem VGA sučelja. Opisan je način...
Izvedba sučelja FRISC-V procesora prema mreži na čipu
Izvedba sučelja FRISC-V procesora prema mreži na čipu
Luka Hanžek
U ovom radu predstavljena je i ispitana izvedba sučelja prema memoriji za RISC-V jezgru koje omogućava istovremeno povezivanje procesora s vanjskim sklopovljem i povezivanje memorije s podatkovnom i instrukcijskom sabirnicom procesora. Dana je ideja nadogradnje trenutnog rješenja za spajanje prema mreži na čipu. Opisan je postupak izrade rješenja. Rješenje je izvedeno i testirano pomoću Xilinx alata i Verilog\System Verilog jezika za opis sklopovlja.
Izvedba ubrzivača za duboko učenje u heterogenom sustavu s procesorom RISC-V i tehnologijom FPGA
Izvedba ubrzivača za duboko učenje u heterogenom sustavu s procesorom RISC-V i tehnologijom FPGA
Luka Strižić
Ovaj diplomski rad istražuje binariziranu implementaciju neuronske mreže na heterogenom računalnom sustavu koji je zasnovan na RISC-V instrukcijskom setu, zvanom PULPissimo, koristeći akcelerator množenja i zbrajanja, te uspoređuje njene performanse s dvije obične neuronske mreže, od kojih jedna koristi akcelerator, a druga ne. Mreže su učene na računalu viših performansi, te je samo unaprijedni prolaz implementiran na PULPissimu, kako bi se zadovoljio češći način korištenja...
Izvedba ugradbenog modula za bežičnu komunikaciju po normi Bluetooth
Izvedba ugradbenog modula za bežičnu komunikaciju po normi Bluetooth
Mate Kovač
U ovom radu predstavljena je izvedba ugradbenog modula kojim je ostvarena komunikacija pametnog telefona i mikrokontrolera zasnovanog na familiji procesora ARM7. Komunikacija je ostvarena bežičnom serijskom vezom pomoću Bluetooth modula. Također je izvedeno i programsko rješenje za ugradbeni modul čija je zadaća upravljanje izlaznim sklopovljem koje uključuje LED diode i relej za otvaranje električne brave. Na kraju je i prikazana jednostavna aplikacija za pametni telefon zasnovan...

Pages