prikaz prve stranice dokumenta Dizajn višesenzorskog sustava temeljenog na FPGA sklopu i procesorskoj jezgri
Rad nije dostupan
završni rad
Dizajn višesenzorskog sustava temeljenog na FPGA sklopu i procesorskoj jezgri

Sorić, Tin
Sveučilište u Zagrebu
Fakultet elektrotehnike i računarstva

Citirajte ovaj rad

Sorić, T. (2020). Dizajn višesenzorskog sustava temeljenog na FPGA sklopu i procesorskoj jezgri (Završni rad). Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva. Preuzeto s https://urn.nsk.hr/urn:nbn:hr:168:563213

Sorić, Tin. "Dizajn višesenzorskog sustava temeljenog na FPGA sklopu i procesorskoj jezgri." Završni rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2020. https://urn.nsk.hr/urn:nbn:hr:168:563213

Sorić, Tin. "Dizajn višesenzorskog sustava temeljenog na FPGA sklopu i procesorskoj jezgri." Završni rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2020. https://urn.nsk.hr/urn:nbn:hr:168:563213

Sorić, T. (2020). 'Dizajn višesenzorskog sustava temeljenog na FPGA sklopu i procesorskoj jezgri', Završni rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, citirano: 20.04.2024., https://urn.nsk.hr/urn:nbn:hr:168:563213

Sorić T. Dizajn višesenzorskog sustava temeljenog na FPGA sklopu i procesorskoj jezgri [Završni rad]. Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva; 2020 [pristupljeno 20.04.2024.] Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:563213

T. Sorić, "Dizajn višesenzorskog sustava temeljenog na FPGA sklopu i procesorskoj jezgri", Završni rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, Zagreb, 2020. Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:563213

Prijavite se u repozitorij kako biste mogli spremiti objekt u svoju listu.