Optimiranje video-algoritama korištenjem naredaba ARM NEON i izvedbom u sklopovlju FPGA

diplomski rad

• Naslov (engleski): Video Algorithms Optimization Using ARM NEON Instructions and FPGA Implementation
• Autor: Bruno Matić
• Mentor: Mario Kovač (mentor)
• Član povjerenstva: Mario Kovač (predsjednik povjerenstva)
• Član povjerenstva: Danko Basch (član povjerenstva)
• Član povjerenstva: Martin Žagar (član povjerenstva)
• Ustanova koja je dodijelila akademski / stručni stupanj: Sveučilište u Zagrebu; Fakultet elektrotehnike i računarstva; Zagreb
• Datum i država obrane: 2017-07-03, Hrvatska
• Znanstveno / umjetničko područje, polje i grana: TEHNIČKE ZNANOSTI; Računarstvo

Sažetak

U radu je proučen algoritam 2D DCT-a i algoritam interpolacije za normu H.265.
Uz pomoć PetaLinux i Vivado alata razvijene su dvije platforme za razvoj i ispitivanje zasnovan na Linux operativnom sustavu. Algoritam 2D DCT-a je optimiziran za što brže izvođenje na Zynq SoC-u kroz tri faze: optimiziranje (redizajniranje) samog algoritma, izvedba redizajniranog algoritma u C programskom jeziku i direktno u ARM strojnom kôdu, te konačna izvedba unutar FPGA sklopovlja putem SDSoC alata. Slična metoda optimizacije se predlaže i za algoritam interpolacije. Konačno optimalno rješenje jest hibridni sustav koji dio algoritma izvodi na procesoru ARM Cortex-A9 naredbama NEON, a dio akceleratorskim jezgrama unutar FPGA sklopovlja.

Sažetak (engleski)

In this master thesis H.265 standard 2D DCT algorithm and interpolation algorithm were studied. By using PetaLinux and Vivado toolset two Linux based development and testing platforms were developed. 2D DCT algorithm was optimized for speed on Zynq SoC in three phases: optimizing (redesigning) the algorithm, implementation of redesigned algorithm in C programming language and directly in ARM assembly code and finally by implementing the algorithm in FPGA fabric trough SDSoC tool. Similar method of optimization is proposed for interpolation algorithm. Final optimal solution is a hybrid system where a part of the algorithm is executed on ARM Cortex-A9 processor using NEON instructions and the second part of the algorithm is executed on accelerator cores in FPGA fabric.

• Ključne riječi: Zynq; NEON; HEVC; H.265; DCT; interpolacija; HLS; akcelerator; Linux; SDSoC
• Ključne riječi (engleski): Zynq; NEON; HEVC; H.265; DCT; interpolation; HLS; accelerator; Linux; SDSoC
• Jezik: hrvatski
• URN:NBN: urn:nbn:hr:168:234455
• Studijski program: Naziv: Računarstvo; Vrsta studija: sveučilišni; Stupanj studija: diplomski; Akademski / stručni naziv: magistar/magistra inženjer/inženjerka računarstva (mag.ing.comp.)
• Vrsta resursa: Tekst
• Način izrade datoteke: Izvorno digitalna
• Prava pristupa: Zatvoreni pristup
• Datum i vrijeme pohrane: 2019-03-13 22:50:08