Sveučilište u Zagrebu Fakultet elektrotehnike i računarstva
Citirajte ovaj rad
Sorić, T. (2020). Dizajn višesenzorskog sustava temeljenog na FPGA sklopu i procesorskoj jezgri (Završni rad). Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva. Preuzeto s https://urn.nsk.hr/urn:nbn:hr:168:563213
Sorić, Tin. "Dizajn višesenzorskog sustava temeljenog na FPGA sklopu i procesorskoj jezgri." Završni rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2020. https://urn.nsk.hr/urn:nbn:hr:168:563213
Sorić, Tin. "Dizajn višesenzorskog sustava temeljenog na FPGA sklopu i procesorskoj jezgri." Završni rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2020. https://urn.nsk.hr/urn:nbn:hr:168:563213
Sorić, T. (2020). 'Dizajn višesenzorskog sustava temeljenog na FPGA sklopu i procesorskoj jezgri', Završni rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, citirano: 30.11.2024., https://urn.nsk.hr/urn:nbn:hr:168:563213
Sorić T. Dizajn višesenzorskog sustava temeljenog na FPGA sklopu i procesorskoj jezgri [Završni rad]. Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva; 2020 [pristupljeno 30.11.2024.] Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:563213
T. Sorić, "Dizajn višesenzorskog sustava temeljenog na FPGA sklopu i procesorskoj jezgri", Završni rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, Zagreb, 2020. Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:563213