prikaz prve stranice dokumenta Dizajn i FPGA implementacija decimacijskog filtra temeljenog na izoštravanju i kompenzaciji amplitude
Rad nije dostupan
diplomski rad
Dizajn i FPGA implementacija decimacijskog filtra temeljenog na izoštravanju i kompenzaciji amplitude

Mušura, Duje (2019)
Sveučilište u Zagrebu
Fakultet elektrotehnike i računarstva

Citirajte ovaj rad

Mušura, D. (2019). Dizajn i FPGA implementacija decimacijskog filtra temeljenog na izoštravanju i kompenzaciji amplitude (Diplomski rad). Preuzeto s https://urn.nsk.hr/urn:nbn:hr:168:527350

Mušura, Duje. "Dizajn i FPGA implementacija decimacijskog filtra temeljenog na izoštravanju i kompenzaciji amplitude." Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2019. https://urn.nsk.hr/urn:nbn:hr:168:527350

Mušura, Duje. "Dizajn i FPGA implementacija decimacijskog filtra temeljenog na izoštravanju i kompenzaciji amplitude." Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2019. https://urn.nsk.hr/urn:nbn:hr:168:527350

Mušura, D. (2019). 'Dizajn i FPGA implementacija decimacijskog filtra temeljenog na izoštravanju i kompenzaciji amplitude', Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, citirano: 11.08.2020., https://urn.nsk.hr/urn:nbn:hr:168:527350

Mušura D. Dizajn i FPGA implementacija decimacijskog filtra temeljenog na izoštravanju i kompenzaciji amplitude [Diplomski rad]. Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva; 2019 [pristupljeno 11.08.2020.] Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:527350

D. Mušura, "Dizajn i FPGA implementacija decimacijskog filtra temeljenog na izoštravanju i kompenzaciji amplitude", Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, Zagreb, 2019. Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:527350

Prijavite se u repozitorij kako biste mogli spremiti objekt u svoju listu.