prikaz prve stranice dokumenta Dizajn i FPGA implementacija decimacijskog filtra temeljenog na izoštravanju i kompenzaciji amplitude
No public access
master's thesis
Dizajn i FPGA implementacija decimacijskog filtra temeljenog na izoštravanju i kompenzaciji amplitude

Mušura, Duje
University of Zagreb
Faculty of Electrical Engineering and Computing

Cite this document

Mušura, D. (2019). Dizajn i FPGA implementacija decimacijskog filtra temeljenog na izoštravanju i kompenzaciji amplitude (Master's thesis). Retrieved from https://urn.nsk.hr/urn:nbn:hr:168:527350

Mušura, Duje. "Dizajn i FPGA implementacija decimacijskog filtra temeljenog na izoštravanju i kompenzaciji amplitude." Master's thesis, University of Zagreb, Faculty of Electrical Engineering and Computing, 2019. https://urn.nsk.hr/urn:nbn:hr:168:527350

Mušura, Duje. "Dizajn i FPGA implementacija decimacijskog filtra temeljenog na izoštravanju i kompenzaciji amplitude." Master's thesis, University of Zagreb, Faculty of Electrical Engineering and Computing, 2019. https://urn.nsk.hr/urn:nbn:hr:168:527350

Mušura, D. (2019). 'Dizajn i FPGA implementacija decimacijskog filtra temeljenog na izoštravanju i kompenzaciji amplitude', Master's thesis, University of Zagreb, Faculty of Electrical Engineering and Computing, accessed 28 September 2020, https://urn.nsk.hr/urn:nbn:hr:168:527350

Mušura D. Dizajn i FPGA implementacija decimacijskog filtra temeljenog na izoštravanju i kompenzaciji amplitude [Master's thesis]. Zagreb: University of Zagreb, Faculty of Electrical Engineering and Computing; 2019 [cited 2020 September 28] Available at: https://urn.nsk.hr/urn:nbn:hr:168:527350

D. Mušura, "Dizajn i FPGA implementacija decimacijskog filtra temeljenog na izoštravanju i kompenzaciji amplitude", Master's thesis, University of Zagreb, Faculty of Electrical Engineering and Computing, Zagreb, 2019. Available at: https://urn.nsk.hr/urn:nbn:hr:168:527350

Islandora Bookmark - Please login to use this feature