prikaz prve stranice dokumenta Izvedba ubrzivača za duboko učenje u heterogenom sustavu s procesorom RISC-V i tehnologijom FPGA
Rad nije dostupan
diplomski rad
Izvedba ubrzivača za duboko učenje u heterogenom sustavu s procesorom RISC-V i tehnologijom FPGA

Strižić, Luka
Sveučilište u Zagrebu
Fakultet elektrotehnike i računarstva

Citirajte ovaj rad

Strižić, L. (2018). Izvedba ubrzivača za duboko učenje u heterogenom sustavu s procesorom RISC-V i tehnologijom FPGA (Diplomski rad). Preuzeto s https://urn.nsk.hr/urn:nbn:hr:168:136621

Strižić, Luka. "Izvedba ubrzivača za duboko učenje u heterogenom sustavu s procesorom RISC-V i tehnologijom FPGA." Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2018. https://urn.nsk.hr/urn:nbn:hr:168:136621

Strižić, Luka. "Izvedba ubrzivača za duboko učenje u heterogenom sustavu s procesorom RISC-V i tehnologijom FPGA." Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2018. https://urn.nsk.hr/urn:nbn:hr:168:136621

Strižić, L. (2018). 'Izvedba ubrzivača za duboko učenje u heterogenom sustavu s procesorom RISC-V i tehnologijom FPGA', Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, citirano: 26.11.2020., https://urn.nsk.hr/urn:nbn:hr:168:136621

Strižić L. Izvedba ubrzivača za duboko učenje u heterogenom sustavu s procesorom RISC-V i tehnologijom FPGA [Diplomski rad]. Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva; 2018 [pristupljeno 26.11.2020.] Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:136621

L. Strižić, "Izvedba ubrzivača za duboko učenje u heterogenom sustavu s procesorom RISC-V i tehnologijom FPGA", Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, Zagreb, 2018. Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:136621

Prijavite se u repozitorij kako biste mogli spremiti objekt u svoju listu.