Sveučilište u Zagrebu Fakultet elektrotehnike i računarstva
Citirajte ovaj rad
Sever, M. (2024). FPGA implementacija analize vremenskih serija metodama dubokog učenja (Diplomski rad). Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva. Preuzeto s https://urn.nsk.hr/urn:nbn:hr:168:415521
Sever, Matija. "FPGA implementacija analize vremenskih serija metodama dubokog učenja." Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2024. https://urn.nsk.hr/urn:nbn:hr:168:415521
Sever, Matija. "FPGA implementacija analize vremenskih serija metodama dubokog učenja." Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2024. https://urn.nsk.hr/urn:nbn:hr:168:415521
Sever, M. (2024). 'FPGA implementacija analize vremenskih serija metodama dubokog učenja', Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, citirano: 26.02.2025., https://urn.nsk.hr/urn:nbn:hr:168:415521
Sever M. FPGA implementacija analize vremenskih serija metodama dubokog učenja [Diplomski rad]. Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva; 2024 [pristupljeno 26.02.2025.] Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:415521
M. Sever, "FPGA implementacija analize vremenskih serija metodama dubokog učenja", Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, Zagreb, 2024. Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:415521