Razvoj ispitnog okruženja za validaciju sustava-na-čipu temeljenog na RISC-V jezgri

diplomski rad

• Naslov (engleski): Development of a Test Environment for Validating a System-on-Chip Based on the RISC-V Core
• Autor: Mislav Križan
• Mentor: Vladimir Čeperić (mentor)
• Član povjerenstva: Vladimir Čeperić (predsjednik povjerenstva)
• Član povjerenstva: Jurica Kundrata (član povjerenstva)
• Član povjerenstva: Tvrtko Mandić (član povjerenstva)
• Ustanova koja je dodijelila akademski / stručni stupanj: Sveučilište u Zagrebu; Fakultet elektrotehnike i računarstva; Zagreb
• Datum i država obrane: 2024-09-20, Hrvatska

Sažetak

Razvoj ispitnog okruženja za validaciju sustava-na-čipu temeljenog na RISC-V jezgri.
Diplomski rad na temu razvoja ispitnog okruženja za RISC-V sustav na čipu. Napravljen je pregled ključnih komponenata sustava, dokumentirani su svi ključni koraci razvoja tiskane pločice, opisan je mjerni sustav i prikazani su rezultati testiranja.

Sažetak (engleski)

Development of a test PCB for RISC-V SoC validation.
A master thesis on the topic od RISC-V SoC validation via custom PCB. The work outlines key system components and documents key steps for designing a custom PCB for the purpose of testing this specific SoC. The testing setup and testing results are shown.

• Ključne riječi: Pico RISC-V; Sigma-Delta ADC; sustav-na-čipu; tiskana pločica
• Ključne riječi (engleski): Pico RISC-V; Sigma-Delta ADC; System on Chip; custom PCB
• Jezik: hrvatski
• URN:NBN: urn:nbn:hr:168:728880
• Studijski program: Naziv: Elektrotehnika i informacijska tehnologija; Vrsta studija: sveučilišni; Stupanj studija: diplomski; Akademski / stručni naziv: magistar/magistra inženjer/inženjerka elektrotehnike i informacijske tehnologije (mag. ing. el. techn. inf.)
• Vrsta resursa: Tekst
• Način izrade datoteke: Izvorno digitalna
• Prava pristupa: Otvoreni pristup
• Datum i vrijeme pohrane: 2024-10-12 21:12:58