Razvoj ispitnog okruženja za validaciju sustava-na-čipu temeljenog na RISC-V jezgri

master's thesis

• Title (english): Development of a Test Environment for Validating a System-on-Chip Based on the RISC-V Core
• Author: Mislav Križan
• Mentor: Vladimir Čeperić (mentor)
• Committee member: Vladimir Čeperić (predsjednik povjerenstva)
• Committee member: Jurica Kundrata (član povjerenstva)
• Committee member: Tvrtko Mandić (član povjerenstva)
• Granter: University of Zagreb; Faculty of Electrical Engineering and Computing; Zagreb
• Defense date and country: 2024-09-20, Croatia

Abstract

Razvoj ispitnog okruženja za validaciju sustava-na-čipu temeljenog na RISC-V jezgri.
Diplomski rad na temu razvoja ispitnog okruženja za RISC-V sustav na čipu. Napravljen je pregled ključnih komponenata sustava, dokumentirani su svi ključni koraci razvoja tiskane pločice, opisan je mjerni sustav i prikazani su rezultati testiranja.

Abstract (english)

Development of a test PCB for RISC-V SoC validation.
A master thesis on the topic od RISC-V SoC validation via custom PCB. The work outlines key system components and documents key steps for designing a custom PCB for the purpose of testing this specific SoC. The testing setup and testing results are shown.

• Keywords: Pico RISC-V; Sigma-Delta ADC; sustav-na-čipu; tiskana pločica
• Keywords (english): Pico RISC-V; Sigma-Delta ADC; System on Chip; custom PCB
• Language: croatian
• URN:NBN: urn:nbn:hr:168:728880
• Study programme: Title: Electrical Engineering and Information Technology; Study programme type: university; Study level: graduate; Academic / professional title: magistar/magistra inženjer/inženjerka elektrotehnike i informacijske tehnologije (magistar/magistra inženjer/inženjerka elektrotehnike i informacijske tehnologije)
• Type of resource: Text
• File origin: Born digital
• Access conditions: Closed access
• Created on: 2024-10-12 21:12:58