prikaz prve stranice dokumenta Dizajn sustava za prepoznavanje gesti temeljenog na FPGA sklopu i procesorskoj jezgri
Rad nije dostupan
završni rad
Dizajn sustava za prepoznavanje gesti temeljenog na FPGA sklopu i procesorskoj jezgri

Furlan, Jan
Sveučilište u Zagrebu
Fakultet elektrotehnike i računarstva

Citirajte ovaj rad

Furlan, J. (2020). Dizajn sustava za prepoznavanje gesti temeljenog na FPGA sklopu i procesorskoj jezgri (Završni rad). Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva. Preuzeto s https://urn.nsk.hr/urn:nbn:hr:168:223272

Furlan, Jan. "Dizajn sustava za prepoznavanje gesti temeljenog na FPGA sklopu i procesorskoj jezgri." Završni rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2020. https://urn.nsk.hr/urn:nbn:hr:168:223272

Furlan, Jan. "Dizajn sustava za prepoznavanje gesti temeljenog na FPGA sklopu i procesorskoj jezgri." Završni rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2020. https://urn.nsk.hr/urn:nbn:hr:168:223272

Furlan, J. (2020). 'Dizajn sustava za prepoznavanje gesti temeljenog na FPGA sklopu i procesorskoj jezgri', Završni rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, citirano: 30.11.2024., https://urn.nsk.hr/urn:nbn:hr:168:223272

Furlan J. Dizajn sustava za prepoznavanje gesti temeljenog na FPGA sklopu i procesorskoj jezgri [Završni rad]. Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva; 2020 [pristupljeno 30.11.2024.] Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:223272

J. Furlan, "Dizajn sustava za prepoznavanje gesti temeljenog na FPGA sklopu i procesorskoj jezgri", Završni rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, Zagreb, 2020. Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:223272

Prijavite se u repozitorij kako biste mogli spremiti objekt u svoju listu.