pid,type,title,authors,mentors,source_title,published_date,url,doi,isbn,issn,eissn
fer:9450,thesis,"Simulacijski model računalnog sustava s procesorom arhitekture RISC-V za programski paket SSPARCS","Lehpamer, Lovro",,,,,,,,
fer:9874,thesis,"Višeplatformska klijentska aplikacija za sustav razmjene medicinskih slikovnih podataka","Janić, Mihael",,,,,,,,
fer:9803,thesis,"FPGA implementacija dekodiranja JPEG slika na više jezgara","Đaković, Robert",,,,,,,,
fer:10085,thesis,"Višejezgrena implementacija DCT-a korištenjem mreže na čipu","Roček, Jan",,,,,,,,
fer:9727,thesis,"Višejezgrena implementacija kriptiranja korištenjem mreže na čipu","Bakšić, Mihaela",,,,,,,,
fer:10025,thesis,"Unaprijeđenje sustava za kontrolu pristupa s ugradbenim modulima sa senzorom pokreta i prilagodljivom komunikacijom","Novinc, Dario",,,,,,,,
fer:10209,thesis,"FPGA implementacija kodiranja JPEG slika na više jezgara","Žugaj, Ivan",,,,,,,,
fer:9848,thesis,"Implementacija jednostavnog procesora u FPGA-u","Harmina, Tomislav",,,,,,,,
fer:9852,thesis,"Simulacija obrade videa na VexRiscv implementaciji procesora RISC-V","Holik, Matija",,,,,,,,
fer:10197,thesis,"Zamjena lica na videu u realnom vremenu","Zakarija, Lucija",,,,,,,,
fer:8816,thesis,"Simulacija obrade videa na procesoru ARM s gem5 simulatorom","Dautović, Luka",,,,,,,,
fer:10198,thesis,"Izvedba JPEG kodera za RISC-V procesor","Zaninović, Marko",,,,,,,,
fer:8905,thesis,"Ugradbeni sustav upravljanja udaljenim uređajima","Jozić, Marijan",,,,,,,,
fer:9242,thesis,"Simulacija transkodiranja videa na procesoru ARM s gem5-X simulatorom","Banić, Klara",,,,,,,,
fer:9637,thesis,"Simulacija obrade videa na procesoru ARM s gem5-X simulatorom","Škrlec, Kristijan",,,,,,,,
fer:9579,thesis,"Dodavanje sabirničkih vremenskih dijagrama u programski paket SSPARCSS","Rajković, Borna",,,,,,,,
fer:9408,thesis,"Redizajn animacije stanja modela u programskom paketu SSPPARCSS","Kević, Matija",,,,,,,,
fer:9130,thesis,"Autonomni sustav navodnjavanja","Stojevski, Ivor",,,,,,,,
fer:8356,thesis,"Simulacija obrade videa na procesoru RISC-V s gem5 simulatorom","Konić, Filip",,,,,,,,
fer:6102,thesis,"Izvedba sklopovskog akceleratora za procesor RISC-V","Macan, Luka",,,,,,,,
fer:3401,thesis,"Sustav za 3D prikaz podatkovne mreže procesorskih jezgri za višejezgrena računala","Macan, Luka",,,,,,,,