prikaz prve stranice dokumenta Simulacija obrade videa na VexRiscv implementaciji procesora RISC-V
Rad nije dostupan
završni rad
Simulacija obrade videa na VexRiscv implementaciji procesora RISC-V

Holik, Matija
Sveučilište u Zagrebu
Fakultet elektrotehnike i računarstva

Citirajte ovaj rad

Holik, M. (2021). Simulacija obrade videa na VexRiscv implementaciji procesora RISC-V (Završni rad). Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva. Preuzeto s https://urn.nsk.hr/urn:nbn:hr:168:505786

Holik, Matija. "Simulacija obrade videa na VexRiscv implementaciji procesora RISC-V." Završni rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2021. https://urn.nsk.hr/urn:nbn:hr:168:505786

Holik, Matija. "Simulacija obrade videa na VexRiscv implementaciji procesora RISC-V." Završni rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2021. https://urn.nsk.hr/urn:nbn:hr:168:505786

Holik, M. (2021). 'Simulacija obrade videa na VexRiscv implementaciji procesora RISC-V', Završni rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, citirano: 23.05.2024., https://urn.nsk.hr/urn:nbn:hr:168:505786

Holik M. Simulacija obrade videa na VexRiscv implementaciji procesora RISC-V [Završni rad]. Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva; 2021 [pristupljeno 23.05.2024.] Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:505786

M. Holik, "Simulacija obrade videa na VexRiscv implementaciji procesora RISC-V", Završni rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, Zagreb, 2021. Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:505786

Prijavite se u repozitorij kako biste mogli spremiti objekt u svoju listu.