Implementacija 32-bitne RISC-V instrukcijske arhitekture otvorenog koda u FPGA sklopovlju

Žuglić, Ivan

prikaz prve stranice dokumenta Implementacija 32-bitne RISC-V instrukcijske arhitekture otvorenog koda u FPGA sklopovlju

Rad nije dostupan

diplomski rad

Implementacija 32-bitne RISC-V instrukcijske arhitekture otvorenog koda u FPGA sklopovlju

2021. urn:nbn:hr:168:561059

Žuglić, Ivan

Sveučilište u Zagrebu
Fakultet elektrotehnike i računarstva

Citirajte ovaj rad

APA 6th Edition

Žuglić, I. (2021). Implementacija 32-bitne RISC-V instrukcijske arhitekture otvorenog koda u FPGA sklopovlju (Diplomski rad). Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva. Preuzeto s https://urn.nsk.hr/urn:nbn:hr:168:561059

MLA 8th Edition

Žuglić, Ivan. "Implementacija 32-bitne RISC-V instrukcijske arhitekture otvorenog koda u FPGA sklopovlju." Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2021. https://urn.nsk.hr/urn:nbn:hr:168:561059

Chicago 17th Edition

Žuglić, Ivan. "Implementacija 32-bitne RISC-V instrukcijske arhitekture otvorenog koda u FPGA sklopovlju." Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2021. https://urn.nsk.hr/urn:nbn:hr:168:561059

Harvard

Žuglić, I. (2021). 'Implementacija 32-bitne RISC-V instrukcijske arhitekture otvorenog koda u FPGA sklopovlju', Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, citirano: 21.12.2024., https://urn.nsk.hr/urn:nbn:hr:168:561059

Vancouver

Žuglić I. Implementacija 32-bitne RISC-V instrukcijske arhitekture otvorenog koda u FPGA sklopovlju [Diplomski rad]. Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva; 2021 [pristupljeno 21.12.2024.] Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:561059

IEEE

I. Žuglić, "Implementacija 32-bitne RISC-V instrukcijske arhitekture otvorenog koda u FPGA sklopovlju", Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, Zagreb, 2021. Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:561059

Za citiranje koristite ovu mrežnu adresu: https://urn.nsk.hr/urn:nbn:hr:168:561059

Prijavite se u repozitorij kako biste mogli spremiti objekt u svoju listu.

Podaci o radu

Naslov	Implementacija 32-bitne RISC-V instrukcijske arhitekture otvorenog koda u FPGA sklopovlju
Naslov (engleski)	Implement a 32-bit RISC-V open-source instruction architecture in an FPGA hardware
Autor	Ivan Žuglić
Mentor	Daniel Hofman (mentor)
Član povjerenstva	Daniel Hofman (predsjednik povjerenstva)
Član povjerenstva	Danko Basch (član povjerenstva)
Član povjerenstva	Josip Knezović (član povjerenstva)
Ustanova koja je dodijelila akademski / stručni stupanj	Sveučilište u Zagrebu Fakultet elektrotehnike i računarstva Zagreb
Datum i država obrane	2021-06-29, Hrvatska
Znanstveno / umjetničko područje, polje i grana	TEHNIČKE ZNANOSTI Računarstvo
Sažetak	U ovome radu je prikazana i objašnjena cjelokupna implementacija RISC-V arhitekture osnovnog skupa instrukcija (RV32I). Dano je objašnjenje formata implementiranih instrukcija i pojedinih komponenti arhitekture koje su potrebne za njihovo ispravno izvođenje, te je naveden cjelokupni programski kod implementacije opisane arhitekture, kao i kodovi ispitnih programa kojima se provjerava ispravnost izvođenja pojedinih instrukcija u simulaciji i na ZedBoard FPGA sklopovlju. Također je napravljena analiza performansi i predložen je daljnji razvoj arhitekture.
Sažetak (engleski)	This thesis describes and explains the entire implementation of RISC-V base instruction set architecture (RV32I). An explanation on the format of the implemented instructions is given, along with the explanation of each individual component of the architecture which is needed for their proper execution. In addition, the entire programming code of the architecture is given and explained as well as programming code of the test programs which check validity of the executed instructions in both the simulation and the ZedBoard FPGA. Performance analysis is also given, along with the proposal of the future development.
Ključne riječi
Ključne riječi (engleski)
Jezik	hrvatski
URN:NBN	urn:nbn:hr:168:561059
Studijski program	Naziv: Računarstvo Vrsta studija: sveučilišni Stupanj studija: diplomski Akademski / stručni naziv: magistar/magistra inženjer/inženjerka računarstva (mag.ing.comp.)
Vrsta resursa	Tekst
Način izrade datoteke	Izvorno digitalna
Prava pristupa	Zatvoreni pristup
Uvjeti korištenja
Javna napomena
Datum i vrijeme pohrane	2023-01-13 16:33:03