prikaz prve stranice dokumenta Povezivanje FPGA razvojne pločice ULX3S na ethernet i bežičnu mrežu
Rad nije dostupan
završni rad
Povezivanje FPGA razvojne pločice ULX3S na ethernet i bežičnu mrežu

Širić, Marin
Sveučilište u Zagrebu
Fakultet elektrotehnike i računarstva

Citirajte ovaj rad

Širić, M. (2020). Povezivanje FPGA razvojne pločice ULX3S na ethernet i bežičnu mrežu (Završni rad). Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva. Preuzeto s https://urn.nsk.hr/urn:nbn:hr:168:647348

Širić, Marin. "Povezivanje FPGA razvojne pločice ULX3S na ethernet i bežičnu mrežu." Završni rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2020. https://urn.nsk.hr/urn:nbn:hr:168:647348

Širić, Marin. "Povezivanje FPGA razvojne pločice ULX3S na ethernet i bežičnu mrežu." Završni rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2020. https://urn.nsk.hr/urn:nbn:hr:168:647348

Širić, M. (2020). 'Povezivanje FPGA razvojne pločice ULX3S na ethernet i bežičnu mrežu', Završni rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, citirano: 25.05.2024., https://urn.nsk.hr/urn:nbn:hr:168:647348

Širić M. Povezivanje FPGA razvojne pločice ULX3S na ethernet i bežičnu mrežu [Završni rad]. Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva; 2020 [pristupljeno 25.05.2024.] Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:647348

M. Širić, "Povezivanje FPGA razvojne pločice ULX3S na ethernet i bežičnu mrežu", Završni rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, Zagreb, 2020. Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:647348

Prijavite se u repozitorij kako biste mogli spremiti objekt u svoju listu.