Warning message

Nemate dozvolu za prikaz ovog resursa!
prikaz prve stranice dokumenta RISC-V jezgra s Axi4-lite memorijom spojenom putem mreže na čipu
Rad nije dostupan
diplomski rad
RISC-V jezgra s Axi4-lite memorijom spojenom putem mreže na čipu
2022. urn:nbn:hr:168:181638
Katanić, Tomislav
Sveučilište u Zagrebu
Fakultet elektrotehnike i računarstva

Citirajte ovaj rad

Katanić, T. (2022). RISC-V jezgra s Axi4-lite memorijom spojenom putem mreže na čipu (Diplomski rad). Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva. Preuzeto s https://urn.nsk.hr/urn:nbn:hr:168:181638

Katanić, Tomislav. "RISC-V jezgra s Axi4-lite memorijom spojenom putem mreže na čipu." Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2022. https://urn.nsk.hr/urn:nbn:hr:168:181638

Katanić, Tomislav. "RISC-V jezgra s Axi4-lite memorijom spojenom putem mreže na čipu." Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2022. https://urn.nsk.hr/urn:nbn:hr:168:181638

Katanić, T. (2022). 'RISC-V jezgra s Axi4-lite memorijom spojenom putem mreže na čipu', Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, citirano: 01.11.2024., https://urn.nsk.hr/urn:nbn:hr:168:181638

Katanić T. RISC-V jezgra s Axi4-lite memorijom spojenom putem mreže na čipu [Diplomski rad]. Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva; 2022 [pristupljeno 01.11.2024.] Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:181638

T. Katanić, "RISC-V jezgra s Axi4-lite memorijom spojenom putem mreže na čipu", Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, Zagreb, 2022. Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:181638

Za citiranje koristite ovu mrežnu adresu: https://urn.nsk.hr/urn:nbn:hr:168:181638
Prijavite se u repozitorij kako biste mogli spremiti objekt u svoju listu.
Podaci o radu
NaslovRISC-V jezgra s Axi4-lite memorijom spojenom putem mreže na čipu
Naslov (engleski)RISC-V core with Axi4-lite memory connected via a network on chip
AutorTomislav Katanić
MentorDaniel Hofman (mentor)
Član povjerenstvaDaniel Hofman (predsjednik povjerenstva)
Član povjerenstvaDanko Basch (član povjerenstva)
Član povjerenstvaJosip Knezović (član povjerenstva)
Ustanova koja je dodijelila
akademski / stručni stupanj		Sveučilište u Zagrebu
Fakultet elektrotehnike i računarstva
Zagreb
Datum i država obrane2022-02-22, Hrvatska
Znanstveno / umjetničko
područje, polje i grana		TEHNIČKE ZNANOSTI
Računarstvo
Sažetak
U ovome radu je prikazana i objašnjena implementacija RV32I arhitekture skupa instrukcija koja predstavlja osnovni skup instrukcija RISC-V arhitekture za rad s cijelim brojevima. Korišteni RV32I procesor je prilagođen za rad s BRAM-om i mrežom na čipu. Ostvaren je sustav na čipu koji se sastoji od RV32I procesora, BRAM-a i mreže na čipu. Razvijena je komponenta AXI4-Lite Adapter koja služi za spajanje procesora s ostalim AXI4-Lite IP komponentama. Procesor je spojen pomoću AXI4-Lite Adaptera na AXI4-Lite Master sučelje mreže na čipu, a BRAM je spojen na AXI4-Liste Slave sučelje mreže na čipu. Napravljena je analiza performansi, opisano je ponašanje procesora i sustava na čipu te je predložen daljnji razvoj.
Sažetak (engleski)
This paper presents and explains the implementation of the RV32I instruction set architecture, which is the basic instruction set of the RISC-V architecture for working with integers. The RV32I processor used in this paper is adapted to work with BRAM and network on chip. A system on chip consisting of an RV32I processor, BRAM and a network on chip is implemented. The AXI4-Lite Adapter component has been developed to connect the processor to other AXI4-Lite IP cores. The processor is connected using the AXI4-Lite Adapter to the AXI4-Lite Master interface of the network on chip, and the BRAM is connected to the AXI4-Lite Slave interface of the network on chip. Performance analysis was performed, the behavior of processor and system on chip was described, and further development was proposed.
Ključne riječi
Ključne riječi (engleski)
Jezikhrvatski
URN:NBNurn:nbn:hr:168:181638
Studijski programNaziv: Računarstvo
Vrsta studija: sveučilišni
Stupanj studija: diplomski
Akademski / stručni naziv: magistar/magistra inženjer/inženjerka računarstva (mag.ing.comp.)
Vrsta resursaTekst
Način izrade datotekeIzvorno digitalna
Prava pristupaZatvoreni pristup
Uvjeti korištenjaIkona licence Zaštićeno autorskim pravom.
Javna napomena
Datum i vrijeme pohrane2023-01-13 15:16:06