Rad nije dostupan
diplomski rad
Dizajn i FPGA implementacija jednostavnih FIR filtara bez upotrebe množila

Martin Sertić (2018)
Sveučilište u Zagrebu
Fakultet elektrotehnike i računarstva
Citirajte ovaj rad

Sertić, M. (2018). Dizajn i FPGA implementacija jednostavnih FIR filtara bez upotrebe množila (Diplomski rad). Preuzeto s https://urn.nsk.hr/urn:nbn:hr:168:806837

Sertić, Martin. "Dizajn i FPGA implementacija jednostavnih FIR filtara bez upotrebe množila." Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2018. https://urn.nsk.hr/urn:nbn:hr:168:806837

Sertić, Martin. "Dizajn i FPGA implementacija jednostavnih FIR filtara bez upotrebe množila." Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2018. https://urn.nsk.hr/urn:nbn:hr:168:806837

Sertić, M. (2018). 'Dizajn i FPGA implementacija jednostavnih FIR filtara bez upotrebe množila', Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, citirano: 22.10.2019., https://urn.nsk.hr/urn:nbn:hr:168:806837

Sertić M. Dizajn i FPGA implementacija jednostavnih FIR filtara bez upotrebe množila [Diplomski rad]. Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva; 2018 [pristupljeno 22.10.2019.] Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:806837

M. Sertić, "Dizajn i FPGA implementacija jednostavnih FIR filtara bez upotrebe množila", Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, Zagreb, 2018. Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:806837