Implementacija CPRI sučelja na FPGA sklopovlju

diplomski rad

• Naslov (engleski): FPGA Implementation of CPRI Interface
• Autor: Krešimir Ričković
• Mentor: Mladen Vučić (mentor)
• Član povjerenstva: Mladen Vučić (predsjednik povjerenstva)
• Član povjerenstva: Davor Petrinović (član povjerenstva)
• Član povjerenstva: Goran Molnar (član povjerenstva)
• Ustanova koja je dodijelila akademski / stručni stupanj: Sveučilište u Zagrebu; Fakultet elektrotehnike i računarstva; Zagreb
• Datum i država obrane: 2017-07-05, Hrvatska
• Znanstveno / umjetničko područje, polje i grana: TEHNIČKE ZNANOSTI; Računarstvo
• Znanstveno / umjetničko područje, polje i grana: TEHNIČKE ZNANOSTI; Elektrotehnika

Sažetak

U ovom radu su opisani dijelovi CPRI specifikacije prvog sloja relevantni za izvedbu programskog rješenja. Objašnjen je princip serijalizacije i deserijalizacije podataka putem SerDes bloka. Objašnjen je princip dobivanja sinkroniziranog signala takta s optimalnim faznim pomakom putem CDR bloka. Opisane su mogućnosti i ograničenja razvojne pločice koja je služila za testiranje razvijenog programskog rješenja. Opisano je razvijeno programsko rješenje u programskom jeziku C i opisan je način korištenja razvijenih aplikacija. Opisano je razvijeno programsko rješenje u programskom jeziku VHDL s pripadajućim vremenskim dijagramima pojedinih razvijenih komponenti.

Sažetak (engleski)

Parts of layer 1 CPRI specification relevant for implementing software solution are described in this thesis. Data serialization and deserialization principle using SerDes block is explained. Extracting synchronized clock signal with optimal phase shift using CDR block is also explained. Features and restrictions of development board Zedboard, which was used for testing developed software solution, are listed and explained. Developed software solution in programming language C and usage of developed software solution is also explained. Developed software solution in programming language VHDL with accompanying time diagrams of developed components is also explained in this thesis.

• Ključne riječi: CPRI sučelje; FPGA; VHDL; Xillinux; SerDes; 8b/10b kodiranje
• Ključne riječi (engleski): CPRI interface; FPGA; VHDL; Xillinux; SerDes; 8b/10b coding
• Jezik: hrvatski
• URN:NBN: urn:nbn:hr:168:316915
• Studijski program: Naziv: Elektrotehnika i informacijska tehnologija; Vrsta studija: sveučilišni; Stupanj studija: diplomski; Akademski / stručni naziv: magistar/magistra inženjer/inženjerka elektrotehnike i informacijske tehnologije (mag. ing. el. techn. inf.)
• Vrsta resursa: Tekst
• Način izrade datoteke: Izvorno digitalna
• Prava pristupa: Zatvoreni pristup
• Datum i vrijeme pohrane: 2019-03-14 00:27:43