Klasifikacija akustičkih događaja neuronskom mrežom izvedenom u FPGA

diplomski rad

• Naslov (engleski): Classification of Acoustic Events With a Neural Network Implemented in FPGA
• Autor: Ante Orešković
• Mentor: Vedran Bilas (mentor)
• Član povjerenstva: Vedran Bilas (predsjednik povjerenstva)
• Član povjerenstva: Mladen Vučić (član povjerenstva)
• Član povjerenstva: Darko Vasić (član povjerenstva)
• Ustanova koja je dodijelila akademski / stručni stupanj: Sveučilište u Zagrebu; Fakultet elektrotehnike i računarstva; Zagreb
• Datum i država obrane: 2018-07-09, Hrvatska
• Znanstveno / umjetničko područje, polje i grana: TEHNIČKE ZNANOSTI; Računarstvo
• Znanstveno / umjetničko područje, polje i grana: TEHNIČKE ZNANOSTI; Elektrotehnika

Sažetak

U ovome radu implementiran je akusticki detektor baziran na binariziranoj
neuronskoj mreži, koja ima dva sloja: jednodimenzionalni konvolucijski i potpuno
povezani. U odnosu na dosadašnje detektore postignut je napredak u tocnosti
detekcije. Za generiranje skupa podataka, kreiranje mreže, njeno treniranje i validaciju
korišten je PyTorch 0.4 radni okvir. Uz 6 pogrešaka na sekvenci mreža
pokazuje tocnost od 95.1% što predstavlja gubitak od 1.1% u odnosu na mrežu
prije binarizacije. Demonstriran je novi regularizacijski postupak koji u funkciju
cijene dodaje udaljenost težina neurona od abs(1) i time smanjuje kvantizacijsku
pogrešku binariziranja. Implementacija je izvedena na Lattice iCE40UL1K
FPGA sklopu sa zauzecem 488 od 1248 logickih elemenata. Sklop s implementiranom
mrežom i radnim taktom od 10 kHz ima potrošnju od 36.6 μA. Najveci
udio ukupne potrošnje u sklopu (99.2%) predstavlja staticka struja curenja.

Sažetak (engleski)

In this paper, an acoustic detector based on a binarized neural network was
implemented. The network is composed of two layers: a one-dimensional convolutional
layer and a fully connected layer. Accuracy detection was improved
when comparing to currently available detectors. PyTorch framework was used
for generating the dataset, creation of the network and its training and validation.
When the sequence contains 6 errors the network has an accuracy of 95.1%.
Accuracy loss is 1.1% compared to the non-binarized network. New regularization
method was demonstrated which minimizes quantization error when binarization
is applied. Regularization adds penalty based on neuron weight distance from
value abs(1). The implementation was done on the Lattice iCE40UL1k FPGA
chip. The design takes up 488 out of 1248 available logic elements. The FPGA
chip with the network running 10 kHz clock has a consumption of 36.6 μA. Most
of the circuits power consumption (99.2%) comes from static leakage current.

• Ključne riječi: niska potrošnja; wake-up sensing; FPGA; binarizirana; XNORNet; PyTorch
• Ključne riječi (engleski): low power; wake-up sensing; FPGA; binarized; XNOR-Net; PyTorch
• Jezik: hrvatski
• URN:NBN: urn:nbn:hr:168:835525
• Studijski program: Naziv: Elektrotehnika i informacijska tehnologija; Vrsta studija: sveučilišni; Stupanj studija: diplomski; Akademski / stručni naziv: magistar/magistra inženjer/inženjerka elektrotehnike i informacijske tehnologije (mag. ing. el. techn. inf.)
• Vrsta resursa: Tekst
• Način izrade datoteke: Izvorno digitalna
• Prava pristupa: Zatvoreni pristup
• Datum i vrijeme pohrane: 2019-03-13 23:30:51