prikaz prve stranice dokumenta Verifikacijsko okruženje za oblikovanje računalnog sustava temeljenog na procesoru arhitekture RISC-V
Rad nije dostupan
završni rad
Verifikacijsko okruženje za oblikovanje računalnog sustava temeljenog na procesoru arhitekture RISC-V

Grubišin, Luka
Sveučilište u Zagrebu
Fakultet elektrotehnike i računarstva

Citirajte ovaj rad

Grubišin, L. (2024). Verifikacijsko okruženje za oblikovanje računalnog sustava temeljenog na procesoru arhitekture RISC-V (Završni rad). Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva. Preuzeto s https://urn.nsk.hr/urn:nbn:hr:168:965674

Grubišin, Luka. "Verifikacijsko okruženje za oblikovanje računalnog sustava temeljenog na procesoru arhitekture RISC-V." Završni rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2024. https://urn.nsk.hr/urn:nbn:hr:168:965674

Grubišin, Luka. "Verifikacijsko okruženje za oblikovanje računalnog sustava temeljenog na procesoru arhitekture RISC-V." Završni rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2024. https://urn.nsk.hr/urn:nbn:hr:168:965674

Grubišin, L. (2024). 'Verifikacijsko okruženje za oblikovanje računalnog sustava temeljenog na procesoru arhitekture RISC-V', Završni rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, citirano: 21.10.2024., https://urn.nsk.hr/urn:nbn:hr:168:965674

Grubišin L. Verifikacijsko okruženje za oblikovanje računalnog sustava temeljenog na procesoru arhitekture RISC-V [Završni rad]. Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva; 2024 [pristupljeno 21.10.2024.] Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:965674

L. Grubišin, "Verifikacijsko okruženje za oblikovanje računalnog sustava temeljenog na procesoru arhitekture RISC-V", Završni rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, Zagreb, 2024. Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:965674

Prijavite se u repozitorij kako biste mogli spremiti objekt u svoju listu.