Paginacija
-
-
Izvedba procesora FRISC
-
Maksimilijan Marošević U ovom radu obrađena je implementacija procesora arhitekture FRISC u jeziku VHDL. FRISC je konceptualan procesor dizajniran na Fakultetu elektrotehnike i računarstva Sveučilišta u Zagrebu. Zbog svoje jednostavnosti pogodan je za izučavanje osnovnih načela arhitekture računala.
VHDL je jezik za opis sklopovlja. Njime se na standardiziran način opisuje struktura i ponašanje elektroničkih sklopova. U današnje vrijeme upotrebu je pronašao u dizajniranju integriranog sklopovlja...
-
-
Izvedba prototipske aplikacije zasnovane na tehnologiji ulančanih blokova
-
Marko Bunić Blockchain je popularno i traženo područje sa obećavajućom budućnošću. Jedan od najboljih pristupa području je pomoću pametnih ugovora. Za dovoljno dobro shvaćanje pametnih ugovora potrebno je prvo upoznati se s pojmovima blockchaina i Ethereum protokola. Potrebno je i naučiti koristiti blockchain novčanik, osnove Soliditija i pretraživati blockchain. Nakon toga se može kreirati pametan ugovor te se testirati pomoću lokalnih instanci i testnih mreža te nakon što jest...
-
-
Izvedba protočne strukture FRISC-V procesora
-
Matej Grzunov U sklopu ovog završnog rada dizajnirana je, izvedena i verificirana protočna struktura FRISC-V 32-bitne procesorske jezgre, koja može izvršavati naredbe RV32I podskupa naredbi RISC-V arhitekture skupa naredbi. Protočna struktura sastavljena je od 5 razina koje omogućavaju dohvaćanje podataka iz memorije, njihovu obradu, te pohranu nazad u memoriju. Proučene su vrste hazarda koje se mogu pojaviti, te njihovo razrješavanje kroz izvedbu harvardske arhitekture pristupa memoriji,...
-
-
Izvedba sabirničkog sučelja AXI-Lite za konfigurabilni filtar FIR
-
Mihovil Dujmenović Ovaj rad obrađuje implementaciju sustava koji omogućava promjenu konfiguracije filtra FIR, tokom rada, i teorijsku pozadinu filtara FIR. Filtri FIR se koriste u digitalnoj obradi signala i imaju široku primjenu. Njihova karakteristika je ostvarenje različitog ponašanja ovisno o konfiguraciji. Frakcionalni Hilbertovi transformatori su jedna moguća primjena filtara FIR koja pokazuje mogućnost filtriranja različitih frekvencijskih područja i faznog pomaka koji ovisni o faznom pomaku...
-
-
Izvedba sklopa za IPv4 usmjeravanje korištenjem programirljivih logičkih sklopova
-
Filip Hrenić U današnje vrijeme sve je veća potreba za mrežama koje pružaju visoku propusnost kod različitih primjena, a takvu funkcionalnost pružaju sklopovi s programirljivim poljem logičkih blokova čija brzina nadilazi sustave temeljene na procesorima opće namjene. Upravo takve karakteristike pruža visoko prilagodljiva platforma NetFPGA. U ovom je radu opisana implementacija jednostavnog sklopa za blokiranje izvorišne IP adrese koja može poslužiti kao osnova za izgradnju korisnijeg...
-
-
Izvedba sklopovskog akceleratora za procesor RISC-V
-
Luka Macan Tema ovog diplomskog rada je implementacija akceleratora za obradu slike za RISC-V procesor unutar heterogenog sustava.
HERO platforma je odabrana za istraživanje i razvoj, s obzirom na to da već implementira heterogeni sustav na čipu (engl. Heterogeneous System on Chip (HESoC)) i posjeduje programsku podršku za njegovo programiranje.
Za sklopovsko ubrzanje izabran je algoritam pretvorbe piksela iz RGB u Y'CbCr prostor boja.
Navedeni algoritam implementiran je kao sklopovski procesni...
-
-
Izvedba sklopovskog vektorskog akceleratora za brojeve s pomičnim zarezom za procesor RISC-V
-
Tomislav Milković Tema ovog diplomskog rada je izrada sklopovskog vektorskog akceleratora za obradu brojeva s pomičnim zarezom prema IEEE-754 standardu te njegova primjena u sustavu s RISC-V procesorom. Za sustav u koji će akcelerator biti integriran odabrana je HERO heterogena razvojna platforma zbog svoje prilagodljivosti i otvorenosti. U radu su istražena i opisana sučelja sklopovskih obradbenih jedinica (HWPE) za HERO platformu te sklopovlje i programska podrška HERO platforme. Opisana je sklopovska...
-
-
Izvedba središnjeg sustava za upravljanje socijalnom mrežom za starije osobe
-
Sergej Hajdin U radu je objašnjeno što je sve potrebno za izvedbu središnjeg sustava za upravljanje socijalnom mrežom za starije osobe. Izvedba središnjeg sustava zahtijeva izvedbu korisničkog sučelja, baze podataka korisnika i kontrolera koji upravlja sustavom. Kontroler je također zadužen za integraciju s drugim sustavima koji omogućavaju funkcionalnosti kao što su video komunikacija, razmjena poruka i pregled kalendara iz OpenEMR sustava. Sustav je razvijen koristeći popularni Spring...
-
-
Izvedba središnjeg sustava za upravljanje socijalnom mrežom za starije osobe
-
Frano Krešimir Sinčić Danas postoje mnoge društvene mreže, a cilj ovog projekta je izrada društvene mreže prilagodjene za korištenje starijim osobama na televiziji koristeći Android TV Box uredjaj. Uloga ovog diplomskog rada u tom projektu je izrada središnjeg sustava i korisničkog sučelja socijalne mreže za starije osobe.
Središnji sustav je razvijen koristeći Spring radni okvir koji omogućava brz i jednostavan razvoj aplikacija jer sadrži module kao što su SpringBoot, Spring Data JPA, Spring web...
-
-
Izvedba sustava IoT s ultrazvučnim senzorom na ESP32 uređaju
-
Teo Radolović Ovaj rad predstavlja implementaciju jednostavnog IoT sustava koji koristi razvojnu ploču s mikrokontrolerom i ultrazvučni senzor za mjerenje udaljenosti. Primarni cilj je uspostaviti pouzdanu komunikaciju između mikrokontrolera i IoT platforme. Oprema korištena u sustavu uključuje razvojnu ploču ESP32 i ultrazvučni senzor HC-SR04. Programiranje se vrši u Arduino okruženju. Mikrokontroler očitava udaljenost sa senzora i prenosi telemetrijske podatke na IoT platformu za praćenje u...
-
-
Izvedba sustava sa FRISC-V procesorom
-
Petra Kelković Pod vodstvom prof. Maria Kovača, studenti su razvili FER-ovu inačicu 32-bitnog FRISC-V procesora. Ovim radom unaprijeđen je FRISC-V procesor, omogućujući njegovu implementaciju na Xilinx FPGA pločicu te samostalno upravljanje periferijama. Upravljački modul protočne strukture je unaprijeđen te može uspješno detektirati i rješavati podatkovne i upravljačke hazarde u protočnoj strukturi. Optimiziran je memorijski modul i dodan sustav za signalizaciju kraja programa. Razvijen je i...
Paginacija
