Dizajn jednostavnog procesora arhitekture RISC-V za programabilnu logiku

završni rad

• Naslov (engleski): Simple RISC-V Processor Design for Programmable Logic
• Autor: Mirela Vučić
• Mentor: Josip Knezović (mentor)
• Član povjerenstva: Josip Knezović (predsjednik povjerenstva)
• Član povjerenstva: Branimir Pervan (član povjerenstva)
• Član povjerenstva: Emanuel Guberović (član povjerenstva)
• Ustanova koja je dodijelila akademski / stručni stupanj: Sveučilište u Zagrebu; Fakultet elektrotehnike i računarstva; Zagreb
• Datum i država obrane: 2020-09-15, Hrvatska
• Znanstveno / umjetničko područje, polje i grana: TEHNIČKE ZNANOSTI; Računarstvo

Sažetak

U ovom radu opisan je osnovni skup instrukcija arhitekture RISC-V. Detaljno je opisan osnovni cjelobrojni 32-bitni skup naredbi RV32I te standardna proširenja zamrznutog dizajna. Prikazane su mogućnosti i konvencije programiranja u zbirnom jeziku. Dizajn jednostavnog puta podataka i kontrolne jedinice za RISC-V procesor predstavljen je na primjeru Ibex jezgre. Opisani su osnovni koraci definiranja i dodavanja nove instrukcije u skup naredbi RISC-V. Također je opisan i postupak dodavanja nove naredbe u postojeću jezgru te postupak simulacije u svrhu validacije instrukcije.

Sažetak (engleski)

This bachelor thesis describes the RISC-V instruction set architecture and the standard extensions of the base set. The base 32-bit integer instructions set RV32I is described in detail, along with the frozen extensions. Assembly language programming possibilities and conventions are shown in this work. The design of a simple datapath and control unit for a RISC-V processor is presented on the example of an Ibex core. Basic steps required for defining and adding a new instruction to the RISC-V instruction set are described. The process of adding a new instruction to the existing core and also the process of simulating the instruction for validation are described.

• Ključne riječi: RISC-V; ISA; RV32I; Simulacija; CPU; SystemVerilog
• Ključne riječi (engleski): RISC-V; ISA; RV32I; Simulation; CPU; SystemVerilog
• Jezik: engleski
• URN:NBN: urn:nbn:hr:168:929873
• Studijski program: Naziv: Računarstvo; Vrsta studija: sveučilišni; Stupanj studija: preddiplomski; Akademski / stručni naziv: sveučilišni/a prvostupnik/ prvostupnica (baccalaureus/baccalaurea) inženjer/inženjerka računarstva (univ.bacc.ing.comp.)
• Vrsta resursa: Tekst
• Način izrade datoteke: Izvorno digitalna
• Prava pristupa: Zatvoreni pristup
• Datum i vrijeme pohrane: 2023-01-13 16:29:53