Sveučilište u Zagrebu Fakultet elektrotehnike i računarstva
Citirajte ovaj rad
Katanić, T. (2022). RISC-V jezgra s Axi4-lite memorijom spojenom putem mreže na čipu (Diplomski rad). Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva. Preuzeto s https://urn.nsk.hr/urn:nbn:hr:168:181638
Katanić, Tomislav. "RISC-V jezgra s Axi4-lite memorijom spojenom putem mreže na čipu." Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2022. https://urn.nsk.hr/urn:nbn:hr:168:181638
Katanić, Tomislav. "RISC-V jezgra s Axi4-lite memorijom spojenom putem mreže na čipu." Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2022. https://urn.nsk.hr/urn:nbn:hr:168:181638
Katanić, T. (2022). 'RISC-V jezgra s Axi4-lite memorijom spojenom putem mreže na čipu', Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, citirano: 17.08.2024., https://urn.nsk.hr/urn:nbn:hr:168:181638
Katanić T. RISC-V jezgra s Axi4-lite memorijom spojenom putem mreže na čipu [Diplomski rad]. Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva; 2022 [pristupljeno 17.08.2024.] Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:181638
T. Katanić, "RISC-V jezgra s Axi4-lite memorijom spojenom putem mreže na čipu", Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, Zagreb, 2022. Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:181638