Frekvencijski djelitelj za fazno spregnutu petlju u 130 nm SiGe BiCMOS tehnologiji

diplomski rad

• Naslov (engleski): Phase-locked loop frequency divider in 130-nm SiGe BiCMOS technology
• Autor: Roman Bertolan
• Mentor: Adrijan Barić (mentor)
• Član povjerenstva: Adrijan Barić (predsjednik povjerenstva)
• Član povjerenstva: Marko Koričić (član povjerenstva)
• Član povjerenstva: Vladimir Čeperić (član povjerenstva)
• Ustanova koja je dodijelila akademski / stručni stupanj: Sveučilište u Zagrebu; Fakultet elektrotehnike i računarstva; Zagreb
• Datum i država obrane: 2021-09-24, Hrvatska
• Znanstveno / umjetničko područje, polje i grana: TEHNIČKE ZNANOSTI; Elektrotehnika

Sažetak

Mikroelektronika i integrirani krugovi predstavljaju okosnicu moderne civilizacije. Novo razvijeni integrirani krugovi obično sadrže mnogo potkrugova. Tijekom procesa razvoja takvih integriranih krugova potrebno je biti u mogućnosti zasebno testirati i odrediti performanse svakog podsklopa. Krug djelitelja frekvencije opisan u ovoj tezi sastoji se od dva bloka statičke podjele-dva velike brzine, kao i cjelovito-n djeliteljskog bloka izvedenog pomoću standardnih digitalnih ćelija. Cijeli se krug napaja reguliranim napajanjem od 1,2 V kako bi se rasipanje snage svelo na najmanju moguću mjeru, jer blok djelitelja frekvencije čini značajan iznos od ukupnog rasipanja PLL-a.

Sažetak (engleski)

Microelectronics and integrated circuits represent the backbone of modern civilisation. Newly developed integrated circuits usually contain many subcircuits. During the development process of such integrated circuits it is required to be able to separately test and determine the performance of each subcircuit. The frequency divider circuit described in this thesis consists of two high speed static divide-by-two blocks as well as an integer-n divider block implemented using standard digital cells. The whole circuit is supplied by a regulated 1.2V power supply in order to minimise the power dissipation, since the frequency divider block accounts for a substantial amount of the total PLL dissipation.

• Ključne riječi: Fazno spregnuta petlja; frekvencijski djelitelj; SiGe; RF; BiCMOS; cjelobrojni-n; bistabil; logika strujnog režima
• Ključne riječi (engleski): Phase-locked loop; frequency divider; SiGe; RF; BiCMOS; integer-n; flip-flop; current-mode logic
• Jezik: engleski
• URN:NBN: urn:nbn:hr:168:900201
• Studijski program: Naziv: Elektrotehnika i informacijska tehnologija; Vrsta studija: sveučilišni; Stupanj studija: diplomski; Akademski / stručni naziv: magistar/magistra inženjer/inženjerka elektrotehnike i informacijske tehnologije (mag. ing. el. techn. inf.)
• Vrsta resursa: Tekst
• Način izrade datoteke: Izvorno digitalna
• Prava pristupa: Zatvoreni pristup
• Datum i vrijeme pohrane: 2023-01-13 14:32:30