Cilj ovog rada je korištenjem razvojne pločice ZedBoard koja je zasnovana na Xilinx Zynq porodici programirljivih SoC sklopova realizirati sklopovski ubrzivač za inverznu diskretnu kosinusnu transformaciju. U računarstvu postoje problemi koji nisu optimalni za rješavanje u potpunosti programski. Kao jedan takav algoritam čiji bi se dijelovi potencijalno mogli sklopovski ubrzati pokazuje se algoritam JPEG. JPEG je tako opisan u početnom poglavlju ovog rada, nakon čega su obavljena mjerenja vremena izvođenja JPEG dekodera. Kao najsporiji dio algoritma pokazala se IDCT funkcija koja će se zato pokušati sklopovski ubrzati. Za sklopovsku implementaciju IDCT funkcije korištena je Xilinx Zedboard razvojna pločica koja u svome središtu ima Zynq™-7000 AP SoC, koji pak svoju arhitekturu dijeli na programabilnu logiku i procesor. IDCT funkcija je tako implementirana u programabilnoj logici Zynq Soc-a. Nakon implementacije sklopovskog ubrzivača obavljena su mjerenja nad programskom verzijom IDCT-a i izvedenom sklopovskom te su rezultati uspoređeni. Kao rezultat ovog rada pretpostavka da je IDCT moguće ubrzati sklopovski se pokazala kao točna pošto je sama transformacija i više nego 3 puta ubrzana. Ali problem i na ovakvoj optimiziranoj konfiguraciji predstavlja prijenos podataka do sklopa s kojim se sklopovska izvedba znatno uspori. Kao posljedica toga sam prijenos i njegova optimizacija prelazi u središte razmatranja budućeg razvoja.