prikaz prve stranice dokumenta Dizajn gradivnih komponenti procesora arhitekture RISC-V za programabilnu logiku
Rad nije dostupan
završni rad
Dizajn gradivnih komponenti procesora arhitekture RISC-V za programabilnu logiku
2022. urn:nbn:hr:168:104076
Šarić, Stjepan
Sveučilište u Zagrebu
Fakultet elektrotehnike i računarstva

Citirajte ovaj rad

Šarić, S. (2022). Dizajn gradivnih komponenti procesora arhitekture RISC-V za programabilnu logiku (Završni rad). Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva. Preuzeto s https://urn.nsk.hr/urn:nbn:hr:168:104076

Šarić, Stjepan. "Dizajn gradivnih komponenti procesora arhitekture RISC-V za programabilnu logiku." Završni rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2022. https://urn.nsk.hr/urn:nbn:hr:168:104076

Šarić, Stjepan. "Dizajn gradivnih komponenti procesora arhitekture RISC-V za programabilnu logiku." Završni rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2022. https://urn.nsk.hr/urn:nbn:hr:168:104076

Šarić, S. (2022). 'Dizajn gradivnih komponenti procesora arhitekture RISC-V za programabilnu logiku', Završni rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, citirano: 28.04.2024., https://urn.nsk.hr/urn:nbn:hr:168:104076

Šarić S. Dizajn gradivnih komponenti procesora arhitekture RISC-V za programabilnu logiku [Završni rad]. Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva; 2022 [pristupljeno 28.04.2024.] Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:104076

S. Šarić, "Dizajn gradivnih komponenti procesora arhitekture RISC-V za programabilnu logiku", Završni rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, Zagreb, 2022. Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:104076

Za citiranje koristite ovu mrežnu adresu: https://urn.nsk.hr/urn:nbn:hr:168:104076
Prijavite se u repozitorij kako biste mogli spremiti objekt u svoju listu.
Podaci o radu
NaslovDizajn gradivnih komponenti procesora arhitekture RISC-V za programabilnu logiku
Naslov (engleski)Design of RISC-V ISA Processor Components for Programmable Logic Implementation
AutorStjepan Šarić
MentorJosip Knezović (mentor)
Član povjerenstvaJosip Knezović (član povjerenstva)
Član povjerenstvaDanko Basch (član povjerenstva)
Član povjerenstvaIgor Čavrak (član povjerenstva)
Ustanova koja je dodijelila
akademski / stručni stupanj		Sveučilište u Zagrebu
Fakultet elektrotehnike i računarstva
Zagreb
Datum i država obrane2022-09-07, Hrvatska
Znanstveno / umjetničko
područje, polje i grana		TEHNIČKE ZNANOSTI
Računarstvo
Sažetak
RISC-V arhitektura je skupa instrukcija otvorenog strandarda koja postaje sve popularnija pri dizajniranju raznih sklopova. Fakultet elektrotehnike i računarstva u Zagrebu nastoji napraviti funkcionalni simulator za RISC-V. Ovaj rad opisuje skup RISC-V instrukcija i RISC-V simulator te daje primjere kako simulator radi i komunicira sa komponentama kao što su vanjske jedinice te temperaturni sklop.
Sažetak (engleski)
RISC-V is open standard instruction set architecture which is becoming more popular for designing various hardware components. Faculty of electrical engineering and computing in Zagreb is developing simulator for RISC-V. This paper describes set of RISC-V instructions, RISC-V simulator and gives examples of working simulator and his communication with components such as input and output units and temperature device.
Ključne riječi
Ključne riječi (engleski)
Jezikhrvatski
URN:NBNurn:nbn:hr:168:104076
Studijski programNaziv: Računarstvo
Vrsta studija: sveučilišni
Stupanj studija: preddiplomski
Akademski / stručni naziv: sveučilišni/a prvostupnik/ prvostupnica (baccalaureus/baccalaurea) inženjer/inženjerka računarstva (univ.bacc.ing.comp.)
Vrsta resursaTekst
Način izrade datotekeIzvorno digitalna
Prava pristupaZatvoreni pristup
Uvjeti korištenjaIkona licence Zaštićeno autorskim pravom.
Javna napomena
Datum i vrijeme pohrane2023-01-15 11:17:39