

Time of export: 28.03.2024. 15:59:26

Repository: repozitorij.fer.unizg.hr

Number of records on this URL: 21

Records exported: 21

Title	URL	Authors	Host item title
Simulacijski model računalnog sustava s procesorom arhitekture RISC-V za programski paket SSPARCS		Lehpamer, Lovro	
Višeplatformska klijentska aplikacija za sustav razmjene medicinskih slikovnih podataka		Janić, Mihael	
FPGA implementacija dekodiranja JPEG slike na više jezgara		Đaković, Robert	
Višejezgrena implementacija DCT-a korištenjem mreže na čipu		Roček, Jan	
Višejezgrena implementacija kriptiranja korištenjem mreže na čipu		Bakšić, Mihaela	
Unaprijeđenje sustava za kontrolu pristupa s ugradbenim modulima sa senzorom pokreta i prilagodljivom komunikacijom		Novinc, Dario	
FPGA implementacija kodiranja JPEG slike na više jezgara		Žugaj, Ivan	
Implementacija jednostavnog procesora u FPGA-u		Harmina, Tomislav	
Simulacija obrade videa na VexRiscv implementaciji procesora RISC-V		Holik, Matija	
Zamjena lica na videu u realnom vremenu		Zakarija, Lucija	
Simulacija obrade videa na procesoru ARM s gem5 simulatorom		Dautović, Luka	
Izvedba JPEG kodera za RISC-V procesor		Zaninović, Marko	
Ugradbeni sustav upravljanja udaljenim uređajima		Jozić, Marijan	
Simulacija transkodiranja videa na procesoru ARM s gem5-X simulatorom		Banić, Klara	
Simulacija obrade videa na procesoru ARM s gem5-X simulatorom		Škrlec, Kristijan	
Dodavanje sabirničkih vremenskih dijagrama u programski paket SSPARCSS		Rajković, Borna	
Redizajn animacije stanja modela u programskom paketu SSPPARCSS		Kević, Matija	
Autonomni sustav navodnjavanja		Stojevski, Ivor	
Simulacija obrade videa na procesoru RISC-V s gem5 simulatorom		Konić, Filip	

Izvedba sklopoškog akceleratora za procesor RISC-V		Macan, Luka	
Sustav za 3D prikaz podatkovne mreže procesorskih jezgri za višejezgrena računala		Macan, Luka	