prikaz prve stranice dokumenta Dizajn višesenzorskog sustava temeljenog na FPGA sklopu i procesorskoj jezgri
No public access
undergraduate thesis
Dizajn višesenzorskog sustava temeljenog na FPGA sklopu i procesorskoj jezgri

Sorić, Tin
University of Zagreb
Faculty of Electrical Engineering and Computing

Cite this document

Sorić, T. (2020). Dizajn višesenzorskog sustava temeljenog na FPGA sklopu i procesorskoj jezgri (Undergraduate thesis). Zagreb: University of Zagreb, Faculty of Electrical Engineering and Computing. Retrieved from https://urn.nsk.hr/urn:nbn:hr:168:563213

Sorić, Tin. "Dizajn višesenzorskog sustava temeljenog na FPGA sklopu i procesorskoj jezgri." Undergraduate thesis, University of Zagreb, Faculty of Electrical Engineering and Computing, 2020. https://urn.nsk.hr/urn:nbn:hr:168:563213

Sorić, Tin. "Dizajn višesenzorskog sustava temeljenog na FPGA sklopu i procesorskoj jezgri." Undergraduate thesis, University of Zagreb, Faculty of Electrical Engineering and Computing, 2020. https://urn.nsk.hr/urn:nbn:hr:168:563213

Sorić, T. (2020). 'Dizajn višesenzorskog sustava temeljenog na FPGA sklopu i procesorskoj jezgri', Undergraduate thesis, University of Zagreb, Faculty of Electrical Engineering and Computing, accessed 30 September 2024, https://urn.nsk.hr/urn:nbn:hr:168:563213

Sorić T. Dizajn višesenzorskog sustava temeljenog na FPGA sklopu i procesorskoj jezgri [Undergraduate thesis]. Zagreb: University of Zagreb, Faculty of Electrical Engineering and Computing; 2020 [cited 2024 September 30] Available at: https://urn.nsk.hr/urn:nbn:hr:168:563213

T. Sorić, "Dizajn višesenzorskog sustava temeljenog na FPGA sklopu i procesorskoj jezgri", Undergraduate thesis, University of Zagreb, Faculty of Electrical Engineering and Computing, Zagreb, 2020. Available at: https://urn.nsk.hr/urn:nbn:hr:168:563213

Please login to the repository to save this object to your list.