Projektiranje djelila za primjenu u necjelobrojnim sintetizatorima frekvencija

undergraduate thesis

• Title (english): Design of dividers for application in fractional frequency synthesizers
• Author: Fran Jakovac
• Mentor: Marko Koričić (mentor)
• Committee member: Marko Koričić (predsjednik povjerenstva)
• Committee member: Josip Žilak (član povjerenstva)
• Committee member: Željko Osrečki (član povjerenstva)
• Granter: University of Zagreb; Faculty of Electrical Engineering and Computing; Zagreb
• Defense date and country: 2021-02-15, Croatia
• Scientific / art field, discipline and subdiscipline: TECHNICAL SCIENCES; Computing
• Scientific / art field, discipline and subdiscipline: TECHNICAL SCIENCES; Electrical Engineering

Abstract

U ovome radu projektirana su djelila za primjenu u necjlobrojnim sintetizatorima frekvencija. Detaljno su objašnjena ograničenja cjelobrojnih sintetizatora te su projektirani blokovi za realizaciju necjlobrojnih sintetizatora frekvencija. Projektirani su djelitelji frekvencije s dvostrukim iznosom dijeljenja i sigma delta modulator za upravljanje djelilom odnosno za određivanje necjelobrojne vrijednosti djelitelja. Pokazano je kako ovakva izvedba oblikuje prijenosne karakteristike za kvantizacijski šum, ali ne uklanja frakcijske tonove za što je potrebno primijeniti dithering tehniku. Cijeli sustav testiran je korištenjem modela PLL-a koji je razvijen u Simulinku te je napravljena usporedba sa sustavom koji za upravljanje djelila koristi jednostavno brojilo. U Verilog programskom jeziku opisani su digitalni blokovi djelila s dvostrukim djeliteljem 8/9 te sigma delta modulatora čime je napravljena priprema za sintezu sklopovlja u silicij

Abstract (english)

The theme of this BC thesis was design of dividers used for fractional frequency synthesizers. The limitations of integer synthesizers are explained in detail, and blocks for the realization of fractional frequency synthesizers are designed. Dual modulus dividers, and a sigma delta modulator have been designed. Sigma delta modulator was used to control the divider, ie to determine the non-integer value of the divider. It has been shown that this design shapes the transfer characteristics for quantization noise, but does not remove fractional tones for which a dithering technique is required. The entire system was tested using a PLL model developed in Simulink, and a comparison was made with a system that uses a simple binary counter to control the divider. Digital blocks of 8/9 dual modulus divider and a sigma delta modulator are described in Verilog, thus preparing for synthesis of hardware into silicon.

• Keywords: djelilo; necjelobrojni djelitelj; frekvencija; sintetizator; sigma-delta
• Keywords (english): divider; fractional divider; frequency; synthesizer; sigma-delta
• Language: croatian
• URN:NBN: urn:nbn:hr:168:259177
• Study programme: Title: Electrical Engineering and Information Technology; Study programme type: university; Study level: undergraduate; Academic / professional title: sveučilišni/a prvostupnik/ prvostupnica (baccalaureus/baccalaurea) inženjer/inženjerka elektrotehnike i informacijske tehnologije (sveučilišni/a prvostupnik/ prvostupnica (baccalaureus/baccalaurea) inženjer/inženjerka elektrotehnike i informacijske tehnologije)
• Type of resource: Text
• File origin: Born digital
• Access conditions: Closed access
• Created on: 2023-01-13 15:08:00