# Projektiranje relaksacijskog oscilatora ultra niske potrošnje

Borjan, Patrik

Master's thesis / Diplomski rad

2024

Degree Grantor / Ustanova koja je dodijelila akademski / stručni stupanj: University of Zagreb, Faculty of Electrical Engineering and Computing / Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva

Permanent link / Trajna poveznica: https://urn.nsk.hr/urn:nbn:hr:168:480820

Rights / Prava: In copyright/Zaštićeno autorskim pravom.

Download date / Datum preuzimanja: 2025-03-15



Repository / Repozitorij:

FER Repository - University of Zagreb Faculty of Electrical Engineering and Computing repozitory





SVEUČILIŠTE U ZAGREBU FAKULTET ELEKTROTEHNIKE I RAČUNARSTVA

DIPLOMSKI RAD br. 129

# PROJEKTIRANJE RELAKSACIJSKOG OSCILATORA ULTRA NISKE POTROŠNJE

Patrik Borjan

Zagreb, lipanj 2024.

SVEUČILIŠTE U ZAGREBU FAKULTET ELEKTROTEHNIKE I RAČUNARSTVA

DIPLOMSKI RAD br. 129

# PROJEKTIRANJE RELAKSACIJSKOG OSCILATORA ULTRA NISKE POTROŠNJE

Patrik Borjan

Zagreb, lipanj 2024.

#### SVEUČILIŠTE U ZAGREBU FAKULTET ELEKTROTEHNIKE I RAČUNARSTVA

Zagreb, 4. ožujka 2024.

#### DIPLOMSKI ZADATAK br. 129

- Pristupnik:Patrik Borjan (0036524456)Studij:Elektrotehnika i informacijska tehnologijaProfil:Elektronika
- Mentor: prof. dr. sc. Marko Koričić

#### Zadatak: Projektiranje relaksacijskog oscilatora ultra niske potrošnje

#### Opis zadatka:

Proučiti izvedbe relaksacijskih oscilatora i njihove osnovne karakteristike. Projektirati oscilator sa što manjom potrošnjom snage za rad na frekvencijama od nekoliko desetaka kilohertza. Sklop projektirati korištenjem CMOS tehnologije. Posebnu pažnju obratiti na izvedbu referentnog izvora struje i komparatora napona. Analizirati utjecaj neusklađenosti komponenata u referentnom izvoru i u komparatoru napona na frekvenciju generiranog signala. Analizirati utjecaj varijacije tehnološkog procesa na frekvenciju generiranog signala. Razmotriti metode finog ugađanja frekvencije za primjenu nakon proizvodnje. Ispitati granice smanjenja potrošnje snage. Analizirati utjecaj smanjenja snage na temperaturnu stabilnost generiranog signala te na fazni šum. Usporediti rezultate tranzijentne analize šuma i periodičke analize šuma. Optimirati sklop s obzirom na karakteristike apsolutnog i podrhtavanja perioda generiranog signala te Allanove devijacije. Rad sklopa treba ispitati u temperaturnom rasponu od 0 do 80 C uz što širi raspon napona napajanja.

Rok za predaju rada: 28. lipnja 2024.

## Sadržaj

1.	Uvod	2
2.	Arhitektura relaksacijskog oscilatora	3
3.	Inicijalna verzija sklopa 10	0
4.	Izvori odstupanja frekvencije	4
5.	Analiza šuma	8
6.	Realne pasivne komponente	7
7.	Utjecaj temperature i napona pomaka	8
8.	Zaključak	4
Li	teratura	6
Sa	žetak	7
Ab	ostract	8

#### 1. Uvod

Oscilatori su neizbježan dio moderne elektronike. Njihova uporaba uključuje sklopove za prijenos i primanje informacija, uređaje za mjerenje vremena, funkcijske generatore, analogno-digitalne pretvornike, generatore pravokutnih signala za prekidačka napajanja i u digitalnoj domeni generiranje takta procesora. Za većinu primjena energetska potrošnja oscilatora, naspram drugih komponenti u sklopu, je zanemariva. No ako se oscilator koristi za biomedicinske svrhe ili u nekim teško pristupačne uređajima koji samo povremeno rade, a napajaju se iz npr. uređaja za prikupljanje energije iz okoline potrebno je obratiti pažnju na potrošnju svakog dijela sklopa uključujući i oscilatora.

Za pojedinu primjenu obično postoji optimalan tip oscilatora s obzirom na potrošnju i kvalitetu generiranog valnog oblika. Kod projektiranja sustava potrebno je odabrati odgovarajući tip oscilatora. Po kriteriju izlaznog valnog oblika postoje dvije vrste oscilatora: Harmonijski (linearni) oscilatori čiji je izlaz sinusoida i relaksacijski (nelinearni) oscilatori čiji je izlaz neki drugi oblik, najčešće pravokutni ili pilasti. Relaksacijski oscilatori obično koriste komponentu za pohranu energije kao kondenzator ili zavojnicu i prekidački element koji dopušta tom elementu da se puni ili prazni nakon što dosegne određeni nivo izlaznog signala. Linearni oscilatori koriste pojačalo spojeno s frekvencijski selektivnim filtrom u pozitivnoj povratnoj vezi ili, na višim frekvencijama, element s negativnim otporom zbog pretjeranog faznog pomaka povratne veze. Zbog zahtjeva napajanja pojačala harmonijski oscilatori nisu dobri kandidati što se tiče energetske efikasnosti pa je u ovom radu odabran relaksacijski tip oscilatora. Oni su također zanimljivi jer praktički trenutno postižu stacionarno stanje te su pogodni za primjene kada sklopovi rade u dodijeljenim intervalima vremena (eng. *duty cycle*).

U ovom radu sklopovi su projektirani korištenjem 180 nm CMOS, a program za simulaciju Cadence Virtuoso.

## 2. Arhitektura relaksacijskog oscilatora

Arhitektura oscilatora korištena u ovom radu je dvo-fazni strujni relaksacijski oscilator [1] koji je prikazan na slici 2.1. Sklop se sastoji od referentne grane koja na otporniku  $R_{ref}$  generira referentni napon koji određuje prag okidanja komparatora. Do tog napona će se puniti kondenzatori u glavnim granama komparatora. Glavne grane sadrže kondenzatore, tranzistore M3 i M4 koji u paru s M2 predstavljaju komparatore te sklopke. Na glavne grane spojen je SR bistabil koji pretvara pilasti napon na odvodu tranzistora u pravokutni napon na izlazu oscilatora. Na SR bistabilu je primjenjena tehnika strujnog izgladnjivanja (eng. *current starving*) kako bi se dodatno smanjila potrošnja. Tranzistori M2, M3 i M4 su upareni i njima teku jednake struje  $I_{ref}$ . Oni sačinjavaju dva komparatora od kojih je u svakoj fazi aktivan samo jedan. Osnovna prednost arhitekture koja radi u domeni struja je ta da struja koja nabija kondenzator i određuje porast napona istovremeno služi kao struja napajanja komparatora koji je sklop koji u pravilu troši najviše energije.

Uz pretpostavku početnog stanja gdje je signal  $\phi$  u visokom stanju, a  $\overline{\phi}$  u niskom stanju, gornja sklopka prve grane je zatvorena dok je donja otvorena, a za drugu granu vrijedi obratno. Kondenzator C1 se nabija konstantnom strujom što znači da napon na njemu raste linearno kao što se vidi u jednadžbi (2.1), a kondenzator C2 se kratko spaja i njegov napon postavlja na nulu.

$$u_{c}(t) = \frac{1}{C} \int_{0}^{t} I_{ref} dt = \frac{I_{ref}t}{C}$$
(2.1)

Pošto je napon na upravljačkoj elektrodi konstantan i određen diodno spojenim tranzistorom M3 iz referentne grane, a napon na uvodu raste, M3 prolazi kroz triodno po-



Slika 2.1. Konceptualna shema sklopa

dručje. Porastom napona na uvodu,  $U_{GS3}$  se smanjuje i kada se postigne  $U_{C1} = U_{ref}$ , M3 ulazi u zasićenje. Kako je M3 u spoju zajedničke upravlječke elektrode, napon na odvodu doživljava isofaznu promjenu i zbog velikog pojačanja naglo poraste. Taj izlaz spojen je na ulaz SR bistabila i kada dosegne prag okidanja na izlazu se postiže promjena u CMOS binarnim granicama određena naponom napajanja. Jedna prednost ovog dizajna naspram drugih je to što ako upotrijebimo identične kondenzatore dobivamo radni ciklus od 50% umjesto pulseva što znači da ne moramo imati dodatni sklop koji ih pretvara u pravokutni signal te tako štedimo energiju. Druga prednost je to što je raspon izlaznog napona od 0 V sve do napona napajanja što osigurava da sljedeći sklopovi točno interpretiraju signal. Sada je moguće izvesti izraz za frekvenciju oscilatora. Napon na kondenzatoru je:

$$U_C = \frac{I_{ref}t}{C}$$

Do okidanja komparatora dolazi kada se dosegne prag okidanja koji je određen s $U_{ref}$ :

$$U_{ref} = \left(\frac{I_{ref}}{C}\right) \left(\frac{T'}{2}\right)$$

što daje:

$$\frac{T'}{2} = \frac{CU_{ref}}{I_{ref}}$$

Za promjenu stanja na izlazu treba dodati propagacijsko kašnjenje komparatora i SR bistabila pa je vrijeme poluperiode:

$$\frac{T}{2} = \frac{T'}{2} + \tau_{M3,4} + \tau_{SR}$$

što konačno daje:

$$T = 2\left(\frac{CU_{ref}}{I_{ref}} + \tau_{M3,4} + \tau_{SR}\right)$$
(2.2)

Sklopke se izvode s po jednim MOSFET-om i to PMOS za gornji par i NMOS za donji par. Dimenzije sklopki trebaju biti što manje kako bi minimizirali kapacitet upravljačke elektrode i time smanjili energiju potrebnu za nabijanje kapaciteta. Pri tome se koriste male duljine kanala kako bi se smanjio otpor u vođenju za brže pražnjenje kondenzatora C1 i C2. Strujni izvori kao i sklopovi za strujno izgladnjivanje izvedeni su s po jednim PMOS-om. Strujni izvori su izvedeni s jednim PMOS-om čija upravljačka elektroda je spojena u referentni izvor sa slike 2.2. Referentna struja se postavlja preko otpornika R. Pošto je napon na upravljačkoj elektrodi svih tranzistora manji od napona praga koristimo jednadžbe MOSFET-a za ispod napona praga kako bi izveli izraz po kojem se strujni izvor ponaša.

$$I_{D1} = I_s e^{\frac{U_{GS1}}{U_T}}, \quad I_{D2} = K \cdot I_s e^{\frac{U_{GS2}}{U_T}}$$
$$U_{GS1} = U_T \ln\left(\frac{I_{D1}}{I_s}\right), \quad U_{GS2} = U_T \ln\left(\frac{I_{D1}}{K \cdot I_s}\right)$$
$$\Delta U_{GS} = U_{GS1} - U_{GS2} = U_T \ln(K)$$
$$U_T = \frac{k_b T}{q}$$

Konačno dobivamo izraz:

$$I_{ref} = \frac{\Delta U_{GS}}{R} = \frac{k_b T \ln(K)}{qR}$$
(2.3)  
$$U_{DD}$$



Slika 2.2. Shema PTAT izvora

Iz jednadžbe 2.3 se vidi da referentna struja ne ovisi o naponu napajanja ali je proporcionalna s temperaturom. Što znači da je struja koja teče kroz  $R_{ref}$  dobivena zrcaljenjem struje iz referentnog izvora također proporcionalna s temperaturom. Kako bi se dodatno poboljšao izvor da preciznije zrcali struju dodaju se kaskodni NMOS i PMOS tranzistori. Kompletirani referentni strujni izvor se nalazi na slici 2.4. Pošto ovaj sklop koristi pozitivnu povratnu vezu treba osigurati da je stabilan jer na višim frekencijama kapacitet u uvodu MN9 kratko spaja otpornik i povećava pojačanje u petlji povratne veze što može dovesti do oscilacija. Analiza stabilnosti je napravljena tako da je prekinuta povratna veza (spoj između upravljačke elektrode tranzistora MP5 i MP6) i mjeri se pojačanje u petlji povrtane veze. Da bi sklop bio stabilan pojačanje mora biti manje od 1 tj. 0 dB te na grafu 2.3. se vidi da uistinu to i je tako za svaku frekvenciju u rasponu od 10 Hz do 10 GHz. Kako bi se dodatno srušilo pojačanje dodaje se kondenzator C5 koji također ima ulogu blokadnog kondenzatora za napon napajanja. Još jedan potencijalni problem je to što ovaj sklop ima dva stacionarna stanja. Jedan je kada radi normalno tj. teče struja I<sub>ref</sub>, a drugi je nula što se može dogoditi ako prilikom uključenja napona  $U_{DD}$ , upravljačke elektrode NMOSa ostanu na potencijalu  $U_{SS}$ , a PMOSa na  $U_{DD}$ . Kako bi se osiguralo da se sklop nađe u ispravnom stanju koristi se sklop za pokretanje označen na slici 2.4. Odvod tranzistora MP10 spaja se na odvod tranzistora MN6. Kada se sklop spoji na napajanje upravljačka elektroda tranzistora MP10 je kroz prazan kondenzator spojena na  $U_{SS}$  što uzrokuje da se tranzistor uključi i postavi napon  $U_{GS}$  tranzistora MN6 da bude različit od 0 V. Kroz vrijeme, kondenzator C6 se nabija prema  $U_{DD}$  pa se MP10 isključuje, a struja kroz MP9 također prestaje teći pošto mu je  $U_{DS}$  jednak 0 V. Bitno je da nakon uključenja sklop za pokretanje ne troši energiju.



Slika 2.3. Graf stabilnosti referentnog strujnog izvora



Slika 2.4. Shema referentnog strujnog izvora

Najvažniji dio ovog oscilatora što se tiče potrošnje energije je sklop za strujno izgladnjivanje označen na slici 2.5. On ograničava koliku struju digitalni dio sklopa (koji je inače najveći potrošač) uzima iz napajanja prilikom preklapanja takta. Dodavanje ovog sklopa dolazi uz cijenu oštrine bridova takta pošto ograničavamo struju kojom se pune parazitni kapaciteti.

Radi dodatne uštede energije, za izlazni SR bistabil koriste se invertori i NILI logička vrata najmanjih dimenzija iz biblioteke standardnih ćelija koja dolazi uz tehnologiju. Njihovi priključci za napajanje spojeni su u čvorove Is1 i Is2. Shema kompletiranog oscilatora nalazi se na slici 2.5.



Slika 2.5. Shema jezgre oscilatora

### 3. Inicijalna verzija sklopa

Kako bi se postigla što manja potrošnja energije treba obratiti pozornost na dimenzije tranzistora i veličine kondenzatora i otpornika. Smanjenje  $I_{ref}$  ima direktan utjecaj na potrošnju. Mjera kvalitete definirana je u jednadžbi 3.1 Kako bi se potrošnja spustila na barem 1nW/kHz[2] koristit će se  $I_{ref}$  od 1nA i  $U_{ref}$  od 120 mV. Otpornikom od 36  $M\Omega$  u referentnom izvoru dobiva se željena struja što znači da otpornik na kojem se generira  $U_{ref}$  mora iznosit 120  $M\Omega$ . Za kondenzator se odabire 60 fF te ako sve te veličine unesemo u izraz 2.2 dobivamo frekvenciju od 69,44 kHz. Uz zanemarenje digitalnog dijela i uz pretpostavku da u svakoj grani teče struja od 1nA dobiva se, pri naponu napajanja od 1,6 V, potrošnja od 6,4 nW što daje prvu procjenu FoM-a od 92 pW/kHz. Duljine kanala tranzistora u strujnom zrcalu postavljaju se na maksimalni iznos kako bi preciznije zrcalili, dok duljine kanala tranzistora komparatora ne smiju biti pretjerano velike zbog kašnjenja. Time je dobivena prva verzija sklopa na kojoj su ispitani utjecaj pojedinih veličina sklopa kao što su  $U_{ref}$ ,  $I_{ref}$  i kapacitet kondenzatora utječu na parametre oscilatora (frekvencija, potrošnja, šum...).

$$FoM = \frac{P_{TOT}}{f_{osc}} \tag{3.1}$$

Tranzistor	W[µm]	L[µm]
MN1,2,3	5	3
MN4,5	1	0,2
MN6,8	2	10
MN7,9	8	10
MP1,2,5,6,7,8	1,5	20
MP3,4	1	0,2
MP9,10	0,24	5
MP11,12	0,5	20
MP13,14	2	6

Tablica 3.1. Dimenzije tranzistora



Slika 3.1. Rezultat tranzijentne analize prve verzije

Na slici 3.1. vide se bitni valni oblici prve verzije sklopa. Potvrđene su inicijalne pretpostavke da napon na kondenzatoru raste linearno sve dok ne dosegne  $U_{ref}$  i da izlazni bridovi izlaznog napona nisu okomiti neko imaju nagib zbog ograničenja izlazne struje. Također se mjeri frekvencija i zasebno potrošnja analognog i digitalnog dijela. Frekvencija iznosi 35,5 kHz, potrošnja analognog dijela  $P_A$ =6,467 nW i digitalnog  $P_D$ =4,739 nW,  $P_{TOT}$ =11,206 nW što daje FoM od 316 pW/kHz pri naponu napajanja od 1,6 V. No ako se promotri napon na odvodu tranzistora komparatora  $U_{out1}$  vidljivo je da on doseže samo stotinjak milivolta iznad napona na kondenzatoru prije nego što dosegne prag okidanja digitalne ćelije te ona prebaci izlaz. Kako bi se osiguralo da  $U_{DS}$  tranzistora glavne grane komparatora postižu veće iznose u odnosu na  $U_{DS}$  tranzistora iz referentne grane, spušten je iznos napona  $U_G$ . To je postignuto uporabom tranzistora s nižim naponom praga u komparatoru. Tranzistori *nmos4* zamjenjuju se *nmosl4 mvt* tranzistorima koji su dostupni u ovoj biblioteci. Usporedbu prijenosnih karakteristika tih dviju vrsta tranzistora vide se na slici 3.2.



Slika 3.2. Prijenosne karakteristike tranzistora

Da napon  $U_{out1}$  dosegne  $U_g$  može se postići i podizanjem praga okidanja digitalne ćelije i to na dva načina. Korištenjem digitalnih ćelija izgrađenih od tranzistora s višim naponom praga ili dodavanjem diodno spojenih tranzistora na ulaze digitalnog dijela koji podižu prag okidanja. Obje varijante su isprobane no rezultati su nezadovoljavajući što se tiče potrošnje i kašnjenja te su u konačnici odbačene.



Slika 3.3. Rezultat tranzijentne analize temeljne verzije

Na slici 3.3. vidimo valne oblike prve verzije sklopa s kojom će se uspoređivati ostale varijante kojima se variraju razni parametri. Rezultati pri temperaturi od 27 °C nalaze se u tablici 3.2.

Tablica 3.2. Rezultati temeljne verzije

$f_{osc}[kHz]$	$P_A[nW]$	$P_D[nW]$	$P_{TOT}[nW]$	FoM[pW/kHz]
38,98	6,285	4,628	10,91	279,9

### 4. Izvori odstupanja frekvencije

Ako se usporede rezultat koje predviđa prvi član jednadžbe 2.2 i rezultat iz tablice 3.2. uočavaju se velike razlike u frekvenciji. Kao dokaz da se sklop uistinu ponaša po jednadžbi 2.2 i da razlika u frekvenciji je rezultat kašnjenja komparatora postavljaju se idealni naponski izvor  $V_{ref}$  i strujni izvor  $I_{ref}$  umjesto otpornika i referentnog strujnog izvora te se obavljaju parametarske analize u kojima se pojedinačno variraju C,  $I_{ref}$  i  $U_{ref}$  dok druga dva parametra ostaju konstantna. Očekivanje je da će se frekvencija mijenjati po funkciji  $\frac{1}{x}$  kada se varira C i  $U_{ref}$ , a linearno kada se varira  $I_{ref}$  te točno to se vidi na grafovima 4.1., 4.2., 4.3. FoM je relativno konstantan samo za promjenu referentne struje jer su nagibi pravaca promjene frekvencije i potrošnje približno jednaki, ali kod promjene kapaciteta kondenzatora i referentnog napona FoM se drastično mijenja. To je zbog toga što kod promjene  $I_{ref}$  potrošnja analognog i digitalnog dijela je konstantna. Disipacija digitalnog dijela je određena dinamičkom disipacijom koja je proporcionalna s frekvencijom. S obzirom da je frekvencija osciliranja obrnuto proporcionalna s C i  $U_{ref}$  te pada kao funkcija  $\frac{1}{x}$ .



**Slika 4.1.** Rezultat parametarske analize variranja kapaciteta kondenzatora pri $U_{ref}=120\,{\rm mV},$   $I_{ref}=1\,{\rm nA}$ 



**Slika 4.2.** Rezultat parametarske analize variranja  $I_{ref}$  pri $U_{ref}=120\,\mathrm{mV},$  C = 60\,\mathrm{fF}



**Slika 4.3.** Rezultat parametarske analize variranja  $U_{ref}$  pri  $I_{ref} = 1$  nA, C = 60 fF

Najveći dio kašnjenja ipak dolazi od komparatora. Pošto je struja koja ga napaja izrazito mala to uzrokuje malo pojačanje te je potrebno puno vremena da napon na njegovom izlazu dosegne prag okidanja digitalne ćelije.

Još jedan razlog zašto bi moglo doći do odstupanja frekvencije je nesavršeno zrcaljenje struja između tranzistora MP6 i MP1, MP2 koja je posljedica neusklađenosti karakteristika (eng. *mismatch*). Za simulaciju neusklađenosti koristi se Monte Carlo simulaciju. Ona omogućava da se odjednom varira više parametara tranzistora u cijelom sklopu unutar realnih granica i na taj način se simuliraju nesavršeni procesi proizvodnje u kojim će uvijek postojati razlike u pojedinim tranzistorima. Postoje dvije vrste varijacija za Monte Carlo. To su *mismatch* varijacije u kojima se razlikuju parametri pojedinih tranzistora unutar sklopa i procesne varijacije gdje su svi tranzistori istih parametara ali se razlikuju od čipa do čipa i jednako se mijenjaju što odgovara varijacijama u proizvodnji u različitim lot-ovima. Svaka simulacija se obavlja za 200 točaka.

Usklađenost struja MP1 i MP2 je važna zato jer struja koju kopira MP1 definira  $U_{ref}$  te određuje prag okidanja komparatora dok MP2 određuje nagib napona na kondenzatoru što direktno utječe na trenutak kada komparator dostiže prag okidanja.

$$(I_{ref} + \Delta I_{ref})R = \frac{TI_{ref}}{2C}$$

$$T = 2RC \left( 1 + \frac{\Delta I_{ref}}{I_{ref}} \right) \tag{4.1}$$

gdje je  $\Delta I_{ref}$  razlika u strujama zbog neusklađenost.

Rezultati usklađenosti struja MP1 i MP2 prikazani su na slikama 4.6. 4.4. Vidi se da se kreće po normalnoj razdiobi uz standardnu devijaciju od 2,15%. Standardna devijacija je manja ako se koriste tranzistori većih dimenzija i ako tranzistori rade uz velike prenapone upravljačke elektrode [3]. S obzirom na traženu malu potrošnju, tranzistori rade u području ispod napona praga što rezultira većom neusklađenosti. Jedini način da se popravi usklađenost je korištenje tranzistora velikih dimenzija. Prema tablici 3.1. za zrcala su korišteni tranzistori s maksimalnom dozvoljenom duljinom kanala. Kod omjera struja MP2 i MP6 također se vidi normalna razdioba oko srednje vrijednosti od 1.



Slika 4.4. Mismatch varijacije omjera struja MP2 i MP1



Slika 4.5. Mismatch varijacije omjera struja MP2 i MP6



Slika 4.6. Procesne varijacije omjera struja MP2 i MP1



Slika 4.7. Procesne varijacije omjera struja MP2 i MP6

Varijacije omjera struja MP2 i MP1 mogu se znatno smanjiti dodavanjem kaskodnih tranzistora kako je prikazano na slici 4.8. Čvor Vg2 na slici 4.8. spojen je na upravljačku elektrodu tranzistora MP8 na shemi 2.4. Dodavanje kaskodnih spojeva izjednačuje  $U_{DS}$ -ove tranzistora MP1, MP2, MP6 te smanjuje standardnu devijaciju i povećava srednju vrijednost. Na slikama 4.9., 4.10., 4.11., 4.12. se vidi da je *mismatch* za MP1 i MP2 isti kao za običan izvor, a za MP1 i MP6 *mismatch* je malo bolji, ali srednja vrijednost je puno bolja.



Slika 4.8. Kaskodni tranzistori u glavnoj i referentnoj grani



Slika 4.9. Mismatch varijacije omjera struja MP2 i MP1 s dodanim kaskodama



Slika 4.10. Mismatch varijacije omjera struja MP2 i MP6 s dodanim kaskodama



Slika 4.11. Procesne varijacije omjera struja MP2 i MP1 s dodanim kaskodama



Slika 4.12. Procesne varijacije omjera struja MP2 i MP6 s dodanim kaskodama

Detaljnijom analizom napona na kondenzatoru komparatora na slici 4.13. vidi se da napon ima dva različita nagiba što znači dvije različite struje punjenja. To je potvrđeno slikom 4.14. koja prikazuje struje tranzistora MN3 preko kojeg se nabija kondenzator kao i struju koju u čvor  $U_{out}$  daje NOR (NILI) sklop spojen na taj izlaz. Očito je da je iznos struje u rasponu od 21,5 µs do 23 µs znatno veći od željenih 1 nA. Ta dodatna struja dolazi is NILI sklopa kao povratni tranzijent (eng. *kick-back*) uzrokovan promjenom stanja SR bistabila.



Slika 4.13. Uvećani prikaz rezultata tranzijentne analize



Slika 4.14. Struje tranzistora MN3

Na slici 4.15. se vidi da dodatna struja teče dok brid signala  $\overline{\phi}$  raste, te nestaje kada  $\overline{\phi}$  dosegne  $U_{DD}$ . Taj tranzijent se može znatno smanjiti dodavanjem dioda tj. diodno spojenih tranzistora na ulaze NILI sklopa ili povećanjem struje izgladnjivanja, no kao i prije to unosi dodatno kašnjenje i nepovoljno je što se tiče potrošnje energije.



**Slika 4.15.** Tranzijent struje SR bistabila i uzlazni brid signala  $\overline{\phi}$  s opuštenim strujnim izgadnjivanjem

Nakon 23 µs struja odvoda poprima točan iznos, no vidi se da struja koja izlazi iz uvoda je opet znatno manja od željene te se vidi da ta struja curi kroz tjelo i upravljačku elektrodu tranzistora. Jedan način da se ovaj utjecaj ublaži je da povećamo iznos kondenzatora. Nakon što se promjeni kondenzator na 800 fF i ponovo provede simulacija dobivaju se rezultati na slici 4.16. i 4.17. Nakon promjene iznosa kondenzatora, perioda signala se povećala (približno 10 puta) odnosno frekvencija se znatno smanjila. Ovo će degradirati FoM. Vrijeme trajanja većeg iznosa struje isto je kao i prije, no sada zauzima manji udio u ukupnom vremenu te ima manji utjecaj. Također se vidi da je struja odvoda nakon nadvišenja skoro savršeno konstantna i približno jednaka struji uvoda što znači da se znatno smanjilo curenje. To ukazuje na to da su za razliku struja odvoda i uvoda odgovorni parazitni kapaciteti  $C_{sb}$  i  $C_{db}$  koji svaki iznosi odprilike 5 fF (zajedno 10 fF). U slučaju korištenja manjeg kondenzatora iznosa 60 fF taj parazitni kapacitet je paralelno spojen kapacitetu za integraciju struje i čini strujno djelilo koje odvodi nezanemarivi dio struje i smanjuje struju nabijanja kondenzatora na ulazu komparatora.



Slika 4.16. Napon na kondenzatoru pri C=800fF



Slika 4.17. Struje tranzistora MN3 pri C=800fF

Još jedan utjecaj na frekvenciju dolazi od napona napajanja. Iako je odabrani generator referentne struje teoretski neovisan o naponu napajanja dolazit će do promjena u frekvenciji zbog ograničene točnosti formula koje se koriste za ručni proračun pošto su one samo aproksimacije.



Slika 4.18. Ovisnost frekvencije o naponu napajanja

Na grafu 4.18. se vidi da je frekvencija relativno konstantna sve dok napon napajanja ne dosegne 0,85 V nakon čega krene naglo padati zbog ulaska tranzistora MN1, MN2, MN3 (na slici 2.5.)u triodno područje. Ispod napona od 0,6 V oscilator uopće ne počinje oscilirati.

### 5. Analiza šuma

Šum je stohastička pojava koja u oscilatorima uzrokuje odstupanje perioda i prolaska brida kroz nulu u odnosu na idealni signal čije vrijednosti se mogu odrediti u bilo kojem trenutku. Uzrok šuma je nasumično gibanje elektrona koja je prisutno u svim materijalima čija je temperatura iznad apsolutne nule. Glavna dva mehanizma šuma su 1/f (flicker) šum i termički šum kojeg uzrokuju komponente koje disipiraju energiju. Ti mehanizmi šuma uzrokuju jitter i fazni šum. Općenito, fazni šum se odnosi samo na nasumične fluktuacije faze ili prijelaza nule, dok jitter može sadržavati periodičku komponentu, stoga je uobičajenije karakterizirati fazni šum u frekvencijskoj domeni. Drugim riječima mjereći fazni šum može se ustanoviti koliko je precizan i stabilan oscilator kojeg se dizajnira. Da bi se razumjelo kako se šum manifestira u relaksacijskim oscilatorima treba analizirati šumovitu struju koja nabija kondenzator [4]. Razlikuju se dvije komponente u ovoj pojavi. Prva je sama šumovita struja injektirana u kondenzator kroz PMOS tranzistor, a druga je činjenica da i sam NMOS tranzistor koji služi za držanje kondenzatora ispražnjenim šumi što se može gledati kao nasumični napon pomaka od  $U_{ref}$ . Za PMOS u zasićenju spektralna gustoća snage strujnog šuma iznosi  $S_{in} = 2k_b T \gamma g_m$ , a varijanca naponskog šuma:

$$\sigma_{vn1}^2 = \frac{S_{in}t_d}{C^2}$$

$$\sigma_{vn1}^2 = \frac{2k_b T \gamma g_m t_d}{C^2} \tag{5.1}$$

gdje je  $t_d$  vrijeme nabijanja kondenzatora koje odgovara poluperiodi signala, T je ap-

solutna temperatura,  $k_b$  Boltzmannova konstanta,  $\gamma$  empirijski određeni faktor i  $g_m$  strmina tranzistora. Izraz za varijancu *jittera* dobiva se dijeljenjem izraza 5.1 s nagibom napona na kondenzatoru koji u ovom slučaju iznosi I/C.

$$\sigma_{\mathbf{j}1}^2 = \frac{2k_b T \gamma g_m t_d}{I^2} \tag{5.2}$$

Pošto je  $U_{ref} = \frac{It_d}{C}$  i strmina za tranzistor u području ispod napona praga  $g_m = \frac{qI}{n \cdot k_b T}$  može se konačno zapisati izraz za *jitter* u trenutku  $t_d$ :

$$\sigma_{\mathbf{j}1}^2 = \frac{2q\gamma t_d}{nI} \tag{5.3}$$

gdje je *n* faktor idealnosti struje odvoda ispod napona praga. Što se tiče druge komponente dobro je poznato da, neovisno o otporu sklopke koja se koristi za pražnjenje kondenzatora, naponski šum ima varijancu koju daje izraz:

$$\sigma_{vn2}^2 = \frac{k_b T}{C} \tag{5.4}$$

Da bi se došlo do odgovarajućeg izraza za *jitter* isti izraz se opet dijeli s nagibom napona na kondenzatoru te se dobiva:

$$\sigma_{j2}^{2} = \frac{k_{b}Tt_{d}^{2}}{U_{ref}^{2}C}$$
(5.5)

Budući da mehanizmi koji generiraju dva doprinosa *jittera* nisu korelirani, varijanca ukupnog *jittera* je zbroj varijanci tih komponenti. To dovodi do sljedećeg konačnog izraza za efektivnu vrijednost *jittera* normiranu na vrijeme  $t_d$ :

$$\left(\frac{\sigma_{\mathbf{j}}}{t_d}\right)^2 = \frac{1}{U_{ref}C} \left(\frac{2q\gamma}{n} + \frac{k_bT}{U_{ref}}\right)$$
(5.6)

Iz izraza 5.6 može se zaključiti da ako se želi minimizirati fazni šum moramo mak-

simizirati  $U_{ref}$  i C. Vrijedno je spomena da su ove jednadžbe izvedene uz zanemarenje 1/f šuma i uz pretpostavku konstantne struje nabijanja što u realnosti nije slučaj zbog konačnog izlaznog otpora PMOS-a.

Fazni šum, simuliran je u Cadence-u korištenjem PSS i PNOISE analize. Pomak frekvencije u odnosu na frekvenciju nosioca mijenja se u granicama od 1mHz do 40 kHz što je pribiližno frekvencija osciliranja. Bitno je da simulacija zalazi u niže frekvencije kako bi kasnije računanje Allanove devijacije za duže intervale usrednjavanja bilo što točnije.



Slika 5.1. Rezultat PNOISE analize

Kao mjeru kvalitete očitava se šum na pomaku frekvencije od 1 kHz koji iznosi -55,04 dBc/Hz. U tablici 5.1. su prikazani doprinosi pojedinih komponenata faznom šumu na frekvenciji pomaka od 1 kHz

Uređaj	Mehanizam šuma	Doprinos[%]	
MP6	id	35,31	
MP2	id	19,17	
MN8	id	10,21	
MP5	id	8,87	
MN9	id	8,7	
MN3	id	1,32	
MN2	id	1,3	
MN5	id	1,07	
MP1	id	1,07	
MN4	id	1,01	

Tablica 5.1. Doprinos šuma

Analizom rezultata tablice 5.2. vidi se da većina šuma dolazi od tranzistora unutar referentnog strujnog izvora. To se može popraviti dodavanjem RC filtra u liniju koja spaja upravljačke eletrode PMOS-a u referentnom izvoru i strujnih izvora samog oscilatora. Kao otpornik koriste se dva serijski spojena PMOS-a s maksimalnom dozvoljenom duljinom kanala te uskim kanalom čime se postiže veliki otpor [5]. U Cadeance-u se može očitati  $g_{ds}$  tranzistora koji iznosi 480 pS te se može definirati  $R = \frac{1}{g_{ds}} = 2,08G \Omega$ . Također se moraju promijeniti dimenzije tranzistora MP7 i MP8 da oni budu što širi i što kraći. Kako su MP11,12 i MP7,8 tranzistori istog tipa, takvim dimenzioniranjem se postiže da je  $U_{GS}$  MP11,12 u radnoj točki duboko ispod napona praga tako da se postigne visok iznos otpora. Kao kondenzator će nam poslužiti blokadni kondenzator C4 sa slike 2.5. Vrijedi napomenuti da uvođenjem ovoga sklopa se mijenja frekvencija osciliranja zbog malog pada napona od 7 mV što rezultira manjim iznosima  $U_{GS}$  tranzistora zrcaljenim u komparator.



Slika 5.2. RC filtar inkorporiran u oscilator

Rezultati simulacije faznog šuma nakon dodavanja filtra prikazani su na slici 5.3., a doprinosi pojedinih komponenti u tablici 5.2.

Uređaj	Mehanizam šuma	Doprinos[%]
MP2	id	70,47
MN3	id	4,97
MN2	id	4,9
MN5	id	4,07
MP1	id	3,83
MN4	id	3,81
MP3	id	1,35
MP4	id	1,33
MN1	id	1,12
MP12	id	1,09
MP11	id	0,99

Tablica 5.2. Novi doprinos šuma



Slika 5.3. Rezultat PNOISE analize sa i bez RC filtra

Šum na pomaku frekvencije od 1 kHz smanjio se sa iznosa -55,04 dBc/Hz na -61,32 dBc/Hz te se sastoji primarno od šuma strujnog izvora MP2 kao što je očekivano po pretpostavkama u izvodu izraza 5.6. Za oscilatore koji se koriste za mjerenje vremena (ili kao referenca vremena), obično se prikazuje karakteristika Allanove devijacije koja govori o tome koliko oscilator griješi s prolaskom vremena. Pošto je šum nasumični proces koji uzrokuje da frekvencija i prolazak kroz nulu mogu prednjačiti ili kasniti za referentnim signalom očekuje se da dužim promatranjem oscilatora tj. uzimanjem što većeg vremena usrednjavanja devijacija smanjuje. Allanova devijacija se može iz faznog šuma izračunati pomoću izraza 5.7:

$$\sigma_{\Delta y}(\tau) = \frac{2}{\pi f_0 \tau} \sqrt{\int_0^{+\infty} \sin^4(\pi f \tau) \mathcal{L}(f) df}$$
(5.7)

gdje je  $\mathcal{L}(f)$  fazni šum na pomaku frekvencije,  $f_0$  frekvencija osciliranja,  $\tau$  vrijeme usrednjavanja.

Fazni šum na pomaku frekvencije  $\mathcal{L}(f)$  dobiva se iz PNOISE analize. Izračunata karakteristika Allanove varijacije korištenjem 5.7 prikazana je na slici 5.4. Vidi se da oko vremena usrednjavanja od jedne sekunde  $\sigma(\tau)$  iznosi odprilike  $10^{-4}$  što je tipično za RC oscilatore. Za usporedbu, prosječni kvarcni oscilator bi pri istom vremenu usrednjavanja imao  $\sigma(\tau) \sim 10^{-8} - 10^{-9}$  [6].



Slika 5.4. Allanova devijacija prve varijante sklopa s RC filtrom

Za male intervale usrednjavanja vidimo  $1/\tau$  oblik karakteristike koji je tipičan za doprinos termičkog šuma. Termički šum se usrednjava u vremenu, a karakteristika Allanove devijacije ulazi u zasićenje i postiže minimalnu vrijednost. Takav plato je tipičan za doprinos 1/f šuma.

Utjecaj parametara oscilatora na karakteristiku Allanove devijacije analiziran je za nekoliko slučajeva. Analiziran je utjecaj iznosa kondenzatora C,  $U_{ref}$  i  $I_{ref}$  na sljedeći način:

- (i) C se poveća 4x, U<sub>ref</sub> i I<sub>ref</sub> nepromijenjeni. S obzirom da fazni šum pada s C očekivanje je da će se on smanjiti. Frekvencija bi također trebala pasti 4x.
- (ii) C i I<sub>ref</sub> se povećaju 4x, a U<sub>ref</sub> ostaje nepromijenjen. Zbog veće struje šum bi također trebao biti manji od prve verzije dok frekvencija ostaje približno ista.
- (iii) C se poveća 2x,  $U_{ref}$  se smanji 2x, a  $I_{ref}$  ostaje nepromijenjena. Pošto izraz 5.6 ima član koji ovisi o  $1/U_{ref}^2$  očekuje se da smanjenjem  $U_{ref}$  šum se povećava. Frekvencija ostaje približno ista.
- (iv) C se smanji 1.5x,  $U_{ref}$  se poveća 1.5x, a  $I_{ref}$  ostaje nepromijenjena. Očekivanje je da povećanje  $U_{ref}$  ima veći utjecaj na šum nego smanjenje C. Frekvencija ostaje približno ista.

Verz.	Parametri sklopa	$f_{osc}[kHz]$	PN@1kHz[dBc/Hz]	$\sigma(1s)[10^{-3}]$
1	$C=60 fF, I_{ref}=1 nA, U_{ref}=120 mV$	40,6	-61,33	0,9
2	$C=240 fF, I_{ref}=1nA, U_{ref}=120 mV$	13,81	-69,62	0,84
3	$C=240 fF, I_{ref}=4nA, U_{ref}=120 mV$	39,01	-63,45	0,6
4	$C=120 fF, I_{ref}=1 nA, U_{ref}=60 mV$	38,69	-60,26	1
5	$C=40$ fF, $I_{ref}=1$ nA, $U_{ref}=180$ mV	39,71	-62,37	1

Tablica 5.3. Rezultati faznog šuma i Allanove devijacije

Rezultati analize variranja parametara nalaze se u tablici 5.3. Usporedba verzija 1 i 3 pokazuju da uz istu frekvenciju i  $U_{ref}$ , veći C i  $I_{ref}$  daju manji šum. Usporedba verzija 1 i 4 pokazuje da uz istu frekvenciju i  $I_{ref}$ , promjena  $U_{ref}$  ima značajniji utjecaj na šum od promjene C. Na slikama 5.5., 5.6. vide se karakteristike faznog šuma i Allanove devijacije za sve verzije sklopa u tablici 5.3.







Slika 5.6. Allanova devijacija različitih verzija sklopa

#### 6. Realne pasivne komponente

Pasivne komponente koje su do sad korištene bile su idealne komponente koje Cadence ima u svojoj analognoj biblioteci. Kako bi se sklop mogao proizvesti, treba ih zamijeniti s realnim koje pruža ova tehnologija. Za kondenzatore postoje dva izbora. Mogu se koristiti MOS kapaciteti kratko spajanjem uvoda, odvoda i tijela tranzistora koje će biti jedna priključnica dok je upravljačka elektroda druga priključnica te kondenzatori *cmim2*. Za donošenje ispravne odluke treba provjeriti kako svaki od ovih kondenzatora odgovara na promjenu napona. Oba uređaja imaju dimenzije 20  $\mu$ m x 20  $\mu$ m.



Slika 6.1. Ovisnost kapaciteta o naponu

Za kondenzator sačinjen od tranzistora vidi se karakteristična krivulja MOS kapaciteta. Kapacitet ima značajnu ovisnost o naponu, a pošto se kondenzator u oscilatoru konstantno nabija i prazni MOS kapaciteti se ne mogu iskoristiti za kondenzatore koji određuju frekvenciju osciliranja pa se stoga koriste linearni kondenzator. No MOS kapacitet ima prednost što za istu jedinicu površine i pri višem naponu ima veći kapacitet pa ih još uvijek vrijedi iskoristiti kao blokadne kondenzatore gdje su iznosi kapaciteta relativno veliki naspram *timing* kondenzatora, točan iznos kapaciteta nije previše bitan i napon se ne mijenja.

Za otpornike postoji više izbora. No svi se svode na ili  $N^+$  difuzijske otpornike ili polisilicijske otpornike. Kako bi se smanjio utjecaj temperature koristit će se oba tipa pošto difuzijski otpornici imaju pozitivan temperaturni koeficijent, a polisilicijski otpornici imaju negativan temperaturni koeficijent kao što se vidi na temperaturnoj ovisnosti otpora prikazanoj na slici 6.2.



Slika 6.2. Temperaturna ovisnost otpora otpornika

Iz karakteristika sa slike 6.2. izračunat je temperaturni koeficijenti za oba tipa otpornika i oni iznose -9,04\*10<sup>-4</sup> 1/K za polisilicijski (*rpolyhc*) otpornik i 2,88\*10<sup>-3</sup> 1/K za difuzijski (*rnwell*) otpornik. Za serijski spoj otpornika tada vrijedi:

$$R_{0p}(1 + \alpha_p \Delta T) + R_{0n}(1 + \alpha_n \Delta T) = R_{TOT}$$
(6.1)

Pošto je poželjno da temperatura nema utjecaja izrazi s  $\Delta T$  moraju biti jednakog iznosa i suprotnog predznaka i mora vrijediti  $R_{0p} + R_{0n} = R_{TOT}$ . Nakon sređivanja dobiva se izraz:

$$R_{0p} = \frac{R_{TOT}}{1 + \left|\frac{\alpha_n}{\alpha_p}\right|} \tag{6.2}$$

Otpor se određuje *U/I* metodom. Napon postavljen na otpornik iznosi 120 mV kako bi rezultati bili identični kao i pri primjeni u oscilatoru, a iznos struje se dobiva iz simulacije. Za  $R_{TOT} = 36 M\Omega$  se dobiva  $R_{0p} = 8, 6 M\Omega$ , a  $R_{0n} = 27, 4 M\Omega$ . Za  $R_{TOT} = 120 M\Omega$  $R_{0p} = 28, 67 M\Omega$ , a  $R_{0n} = 91, 33 M\Omega$ . Uz minimalnu širinu od 1 µm i maksimalnu duljinu od 1 mm otpor *polyhc* otpornika iznosi 1,117  $M\Omega$ , a *rnwell* otpornika 482,8  $k\Omega$ . Što znači da će ukupno za oba otpornika trebati 74 *rnwell* otpornika i 107 *rpolyhc* otpornika. Ovo bi zauzelo previše površine čipa što bi iznimno povećalo cijenu te bi se moralo prijeći na neku drugu tehnologiju koja ima otpornike veće specifične otpornosti.



Slika 6.3. Temperaturna ovisnost kompozitnog otpornika od 36 $M\Omega$ 



**Slika 6.4.** Temperaturna ovisnost kompozitnog otpornika od 120 $M\Omega$ 

Na slici 6.3. se vidi da otpor približno ostaje konstantan s promjenom temperature no ipak se mijenja po približno kvadratnoj funkciji. To je zato što su u proračunu zanemareni temperaturni koeficijenti višeg reda. No na karakteristici sa slike 6.4. se vidi nešto neobično. Otpor je konstantan sve dok temperatura ne poraste iznad 50 °C kada otpor počinje naglo padati. To se događa zbog toga jer je *rnwell* otpornik izoliran od podloge PN-spojem. PN-spoj ima veliku površinu, a na visokim temperaturama struja zasićenja spoja eksponencijalno raste što se vidi na slici 6.5. Zato za otpornik od 120  $M\Omega$  se koristi samo *rpolyhc* otpornici koji su dobro izolirani od podloge. Još jedan razlog velikog curenja je to što se koriste iznimno male struje. Pri većim strujama curenje difuzijskog otpornika istih dimenzija je jednako, ali ima relativno manji doprinos kao što se vidi na slici 6.6.



Slika 6.5. Curenje otpornika od  $120 M\Omega$  u podlogu



**Slika 6.6.** Temperaturna ovisnost kompozitnog otpornika od  $120 M\Omega$  pri  $U_R = 2 V$ 

Alternativa korištenju otpornika je da se za definiranje  $U_{ref}$  koristi tranzistorska izvedba (slika 6.7.). Tranzistor MN12 se postavlja u triodno područje i variranjem duljine njegovog kanala ugađa se otpor i time generirani  $U_{ref}$ [7]. Kako MN10 i MN11 genereriraju  $U_G$  oni moraju biti istih dimenzija kao i MN2 i MN3, a MN12 se postavlja, za prvu aproksimaciju, da ima maksimalnu duljinu i minimalnu širinu kanala te kasnije se iterativnnim ugađanjem postiže  $U_{ref}$  od 120 mV. Zamjena generatora referentnog napona ne utječe znatno na frekvenciju no povećava potrošnju energije. Na slici 6.8. vidi se da  $U_{ref}$  generiran pomoću tranzistora ima veću temperaturnu ovisnost nego  $U_{ref}$  generiran pomoću otpornika. Ovo je povoljan slučaj. Frekvencija osciliranja oscilatora raste s temperaturom. Ako  $U_{ref}$  raste brže s temperaturom, onda je potrebno više vremena da se dostigne prag okidanja pa to smanjuje frekvenciju odnosno njen pozitivni temperaturni koeficijent.



**Slika 6.7.** Generiranje  $U_{ref}$ korištenjem tranzistora



Slika 6.8. Utjecaj temperature na  $U_{ref}$ 

Za kraj obavlja se Monte Carlo simulacija *mismatch* i procesnih varijacija kada su uključeni:

- (1) modeli tranzistora, otpornika i kondenzatora
- (2) samo modeli tranzistora
- (3) samo modeli otpornika i kondenzatora



**Slika 6.9.** Monte Carlo analiza *mismatch* varijacija frekvencije s uključenim modelima tranzistora, otpornika i kondenzatora



Slika 6.10. Monte Carlo analiza mismatch varijacija s uključenim modelima samo tranzistora



**Slika 6.11.** Monte Carlo analiza *mismatch* varijacija s uključenim modelima samo otpornika i kondenzatora

Usporedbom slika 6.9., 6.10. i 6.11. vidi se da je standardna devijacija najveća kada se uključe svi modeli i iznosi 1,035 kHz, za uključene modele samo tranzistora iznosi 972,08 Hz i za uključene modele samo otpornika i kondenzatora iznosi 61,85 Hz. Pogreška iznosi 2,3% što je bilzo postotka *mismatch* varijacija zrcaljenjem struja tranzistora MP1 i MP2 (4.9.) koja iznosi 2,1%. Iz toga se da zaključiti da je varijacija frekvencije dominantno određena s neusklađenosti struja MP1 i MP2.



**Slika 6.12.** Monte Carlo analiza procesnih varijacija frekvencije s uključenim modelima tranzistora, otpornika i kondenzatora



Slika 6.13. Monte Carlo analiza procesnih varijacija s uključenim modelima samo tranzistora



**Slika 6.14.** Monte Carlo analiza procesnih varijacija s uključenim modelima samo otpornika i kondenzatora

Iz slika 6.12. i 6.14. vidi se da procesne varijacije imaju puno veće rasipanje od *mi-smatch* varijacija kada se uključe modeli otpornika i kondenzatora. To je zbog toga što otpornici i kondenzatori variraju puno više lot-to-lot nego unutar samog lot-a i to je jedna od glavnih mana RC oscilatora.

# 7. Utjecaj temperature i napona pomaka

Kao što je već viđeno, promjenom temperature utječe se na otpor otpornika, no također ima utjecaj na pokretljivost elektrona i šupljina u tranzistorima što će dovesti do poremećaja u radu sklopa.



Slika 7.1. Ovisnost frekvencije i potrošnje o temperaturi

Promjena frekvencije s temeperaturom je značajna i iznosi 10,5kHz kroz cijeli temperaturni opseg što daje 3353 ppm/°C. No može se smanjiti opuštanjem zahtjeva sklopa za strujno izgladnjivanje.



Slika 7.2. Ovisnost frekvencije i potrošnje o temperaturi uz slabije strujno izgladnjivanje

Usporedbom slike 7.1. i 7.2. vidi se smanjanje ovisnosti frekvencije o temperaturi na 1266 ppm/°C uz 32% veću potrošnju. Veća potrošnja dolazi isključivo od digitalnog dijela.

Na slikama 7.3. i 7.4. vide se kombinirani utjecaji temperature i napona napajanja na frekvenciju i potrošnju u prvoj verziji sklopa s jačim strujnim izgladnjivanjem. Potrošnja raste s temperaturom i naponom napajanja, dok frekvencija ovisi manje o naponu napajanja, a puno više o temperaturi.



Slika 7.3. Kombinirani utjecaj temperature i napona napajanja na frekvenciju



Slika 7.4. Kombinirani utjecaj temperature i napona napajanja na potrošnju

Na rad svakog komparatora utječe napon pomaka. Model korišten u simulaciji za ispitivanje utjecaja napona pomaka nalazi se na slici 7.5. Napon pomaka se javlja zbog neujednačenosti dimenzija tranzistora stoga je očekivano da se kreće unutar granica Monte Carlo analize.



Slika 7.5. Model za simulaciju napona pomaka



Slika 7.6. Utjecaj napona pomaka na frekvenciju



Slika 7.7. Utjecaj napona pomaka na radni ciklus

Izvor označen s Vos1 predstavlja neusklađenost tranzistora MN2 s tranzistorom MN1 iz referentne grane, a Vos2 neusklađenost MN3 s MN1. Te neusklađenosti uzrokuju napone pomaka komparatora i predpostavljeno je da se gibaju u rasponu od -10 mV do 10 mV. Analizom grafova 7.6. i 7.7. dobivaju se najgori slučajevi u kojima se frekvencija mijenja od 42 kHz do 38,5 kHz, a radni ciklus od 50,5% do 47,2%. Očito je da napon pomaka ima velik utjecaj na rad oscilatora te zahtjeva uklanjanje nakon proizvodnje ili da se ukloni sklopovima za kompenzaciju napona pomaka, no to ne spada unutar okvira ovog rada.

### 8. Zaključak

U ovom radu projektiran je RC oscilator ultra-niske potrošnje arhitekture dvo-faznog strujnog tipa frekvencije osciliranja od 39 kHz, potrošnje 11 nW, FoM od 280 pW/kHz temperaturnog koeficijenta 3353 ppm/°C, faznog šuma na frekvenciji pomaka od 1 kHz od -61,33 dBc/Hz i granice Allanove devijacije od 70 ppm-a. Za tip oscilatora predstavljenog u ovom radu optimizacija potrošnje svodi se na smanjenje potrošnje sklopova koji generiraju referentne vrijednosti struje i napona i ograničavanje potrošnje digitalnog dijela dok prebacuje stanja. Za ispunjavanje prvog uvjeta potrebno je koristiti što veće otpornike kako bi generirali iste referentne napone sa što manjim strujama što predstavlja tehnološki problem zbog velikog zahtjeva površine i struja curenja. Korištenje druge tehnologije koja na raspolaganju ima precizne otpornike s većim specifičnim otporom bi riješilo ovaj problem. Ispunjavanje drugog uvjeta zahtjeva korištenje tehnika kao što je strujno izgladnjivanje. Također se može zaključiti da ovaj sklop ima veliku temperaturnu ovisnost kako bi se koristio za precizna mjerenja vremena no i dalje je dovoljno precizan za generiranje takta prekidačkih napajanja. Temperaturni koeficijent frekvencije može se popraviti korištenjem kompozitnog otpornika tako da se ugađanjem njegovog temperaturnog koeficijenta kompenzira temperaturni koeficijent frekvencije. Nadalje u tranzistorskoj izvedbi referentnog napona moguće je ugađati njegov temperaturni koeficijent. Treba obratiti pažnju na neidealnosti kao što su neusklađenost komponenata koje generiraju napone pomaka i različita zrcaljenja struja što dovodi do odstupanja frekvencije te i same dimenzije tranzistora i iznose komponenata koje utječu na šum a time i preciznost oscilatora. Pokazano je da su glavni uzroci neidealnosti oscilatora procesne varijacije u izosu otpornika i kondenzatora koje se koriste za definiranje periode oscilacija. Za projektirani oscilator, procesne varijacije otpornika i kondenzatora iznose  $\mu = 41,197 \, kHz, \sigma = 2,291 \, kHz$  što daje  $3\sigma$  varijaciju od 6,83 kHz odnosno 16,6% promjenu nominalne frekvencije. Drugi izvor neidealnosti je neusklađenost strujnih izvora koji definiraju referentni napon i porast napona na kondenzatoru uz standardnu devijaciju  $\sigma = 972$ , 1 *Hz* odnosno  $3\sigma$  devijacija 2,92 kHz što daje 7,06% promjenu nominalne frekvencije. Treći izvor neidealnosti je napon pomaka komparatora koji osim pogreške u frekvenciji oscilacije uzrokuje i promjenu radnog ciklusa oscilatora. Šum oscilatora je u kompromisu s disipacijom snage. Karakteristike šuma poboljšavaju se povećanjem struje napajanja, povećanjem iznosa kondenzatora za integraciju, povećanjem referentnog napona i konačno radom tranzistora u području iznad napona praga.

#### Literatura

- S. Dai i J. K. Rosenstein, "A 14.4 nw 122khz dual-phase current-mode relaxation oscillator for near-zero-power sensors", u 2015 IEEE custom integrated circuits conference (CICC). IEEE, 2015., str. 1–4. https://doi.org/10.1109/cicc.2015.7338396
- [2] A. Savanth, A. S. Weddell, J. Myers, D. Flynn, i B. M. Al-Hashimi, "A sub-nw/khz relaxation oscillator with ratioed reference and sub-clock power gated comparator", *IEEE Journal of Solid-State Circuits*, sv. 54, br. 11, str. 3097–3106, 2019.
- [3] M. J. Pelgrom, A. C. Duinmaijer, i A. P. Welbers, "Matching properties of mos transistors", *IEEE Journal of solid-state circuits*, sv. 24, br. 5, str. 1433–1439, 1989.
- [4] N. Da Dalt i A. Sheikholeslami, *Understanding jitter and phase noise: A circuits and systems perspective.* Cambridge University Press, 2018.
- [5] B. Razavi, Design of analog CMOS integrated circuits Second Edition. McGraw-Hill Education, 2017.
- [6] M. Rizzi, A. Depari, P. Ferrari, A. Flammini, S. Rinaldi, i E. Sisinni, "Synchronization uncertainty versus power efficiency in lorawan networks", *IEEE Transactions on Instrumentation and Measurement*, sv. 68, br. 4, str. 1101–1111, 2018.
- [7] U. Denier, "Analysis and design of an ultralow-power cmos relaxation oscillator", *IEEE Transactions on Circuits and Systems I: Regular Papers*, sv. 57, br. 8, str. 1975, 2010. https://doi.org/10.1109/tcsi.2010.2041504

## Sažetak

#### Projektiranje relaksacijskog oscilatora ultra niske potrošnje

#### Patrik Borjan

Ovaj rad analizira relaksacijski oscilator ultra niske potrošnje koji radi na naponu napajanja od 0,6 V do 1,8 V i daje pravokutni signal na izlazu s radnim ciklusom od 50%. Frekvencija osciliranja je podesiva promjenom kondenzatora i kreće se u granicama desetaka kiloherza. Najbolja postignuta temperaturna ovisnost je 1266 ppm/°C, a najbolja potrošnja pri 0,6 V napajanja iznosi 103 pW/kHz. Granica Allanove devijacije je 70 ppm.

**Ključne riječi:** relaksacijski oscilator; ultra niska potrošnja; radni ciklus od 50%; Allanova devijacija

#### Abstract

#### Design of ultra low-power relaxation oscillator

#### Patrik Borjan

This thesis analyzes an ultra-low power consumption relaxation oscillator that operates at a supply voltage of 0,6 V to 1,8 V and produces an output square wave with a 50% duty cycle. The oscillation frequency can be adjusted by changing the capacitor and ranges in the tens of kilohertz. The best achieved temperature dependence is 1266 ppm/°C, and the best power draw at 0,6 V power supply is 103 pW/kHz. The Allan deviation floor is 70 ppm.

**Keywords:** relaxation oscillator; ultra-low power consumption; 50% duty cycle; Allan deviation